



大韓民国特許庁 (KR) 登録特許公報 (B1)

(51) · Int. Cl. 6 G02F 1/133

登録番号 10-0315269

登 録 日 2001年11月8日

出願番号

10 - 1998 - 0027759

公開番号

特1999-0013747

出願日

1998年7月10日

公 開 日 1999年2月25日

優先権主張

97-186375 1997年7月11日 日本(JP)

特許権者

株式会社日立製作所 金井 務

日本国東京都千代田区神田駿河台4-6

発 明 者 大河原 洋

日本国千葉県茂原市早野3550

中山 貴徳

日本国千葉県茂原市下永吉460

田中 武

日本国千葉県茂原市早野3550

伊藤 光

日本国千葉県茂原市下永吉460

亀井 達生

日本国千葉県茂原市高師266

川村 徹也

日本国千葉県茂原市下永吉460

名取 正高

日本国千葉県茂原市下永吉460

箱田 秀孝

日本国千葉県茂原市下永吉460

代理 愼 重勛、任 玉淳

審査官:高

発明の名称

液晶表示装置

り 特許法人 **KOREANA**

【要約】

本発明は、液晶表示装置、特にアクティブ・マトリクス型の液晶表示装置に関するものであり、表示画面が大きい液晶表示装置においてもフリッカの発生を完全に抑制することができる液晶表示装置を提供することを課題としたものであり、その解決手段として、液晶を介して互いに対向される一対の透明基板SUB1の方の透明基板SUB1の液晶側の面にx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しx方向に並設されたドレイン信号線DLとを備えるとともに、これら各信号線に囲まれた領域のそれぞれに、前記ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを介して前記ドレイン信号線DLからの映像信号が印加される画素電極とを備えた液晶表示装置において、前記薄膜トランジスタTFTは、MIS型からなり、そのゲート電極(ゲート信号線GL)とソース電極SD1との間の容量が、ゲート信号線GLの入力端子側で小さく終端側で大きく構成されていることを特徴とするものである。

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁸	(11) 공개번호 특1999-013747 (43) 공개일자 1999년02월25일
GD2F 1/133 (21) 출원번호 (22) 총의의지	특 1998-027759 1998년 07월 10일
(22) 출원일자 (30) 우선권주장 (71) 출원인	1997-186375 1997년07월11일 일본(JP) 가부시기가이사히다찌세미사구쇼 카나미쯔또무
(72) 발명자	일본국 도오교오도 지요다구 칸다스루가다이 4죠오메 6반지 오오카와라히로시
(IL) 56W	일본국 치바켕 모바라시 하야노 3550
	나카이마타카노리 일본국 치바켕 모바라시 시모나가요시 460
	타나카타케시 일본국 치바켕 모바라시 하야노 3550
	이토히카루 일본국 치바켕 모바라시 시모나가요시 460
	카메이타쯔오
•	일본국 치바켕 모바라시 타카시 266 카와무라테쯔야
	일본국 치바켕 모바라시 시모나가요시 460 나토리마사타카
•	일본국 치바켐 모바라시 시모나가요시 460
	하코다히데타카 일본국 치바켐 모바라시 시모나가요시 460
(74) 대리인 <i>실사취구 : 없을</i>	신중훈, 임옥순

심사경구 : 없음

(54) 액정표시장치

足华

본 발명은 액정표시장치, 특히 액티브매트릭스형의 액정표시장치에 관한 것으로서, 표시화면이 큰 액정 표시장치에서도 플리커의 발생을 완전히 억제할 수 있는 액정표시장치를 제공하는 것을 과제로한 것이며, 그 해결수단으로서, 액정을 개재해서 서로 대향되는 1쌍의 투명기판SUB1중 한쪽의 투명기판SUB1의 액정쪽의 면에 *방향으로 뻗어있고 *방향으로 병설된 게이트신호선요과 *방향으로 뻗어있고 *방향에 병설된 드레인신호선요을 구비하는 동시에, 이들 각 신호선에 둘러싸인 영역의 각각에, 상기게이트신호선요로부터의 주사신호에 의해서 온되는 박막트랜지스터FT와, 이온된 박막트랜지스터FT를 개재해서 상기 드레인신호선요로부터의 영상신호가 인가되는 화소전극을 구비한 액정장치에 있어서, 상기 박막트랜지스터FF는 세S형으로 이루어지고, 그 게이트전국(게이트신호선요)과 소스전극SD1과의 사이의 용량이, 게이트신호선요의 입력단자쪽에서 작고 중단쪽에서 크게 구성되어 있는 것을 특징으로 한 것이다.

印基도

도1

244

도면의 관단환 설명

- 도 1은 본 발명에 의한 액정표시장치의 일실시예를 표시한 요부평면도
- 도 2는 본 발명에 의한 액정표시장치의 일실시예를 표시한 등가회로도
- 도 3은 본 발명에 의한 액정표시장치의 화소영역의 일실시예를 표시한 평면도

도 4는 도 3의 IY-IY선에 있어서의 단면도

도 5는 도 3의 ٧-٧선에 있머서의 단면도

도 6은 도 3의 위-위선에 있어서의 단면도

도 7(a)~도 7(d)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 설명도

도 8은 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 평면도

도 9(a) 및 도 9(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 평면도

도 10(a) 및 도 10(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 평면도

도 11(a) 및 도 11(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 평면도

도 12는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 등가회로도

도 13은 본 발명에 의한 액정표시장치의 화소명역의 다른 실시예를 표시한 평면도

도 14는 도 13의 ٧١-٧1선에 있어서의 단면도

도 15는 TFT액티브메트릭스액정표시장치의 단위화소의 등가회로를 표시한 도면

도 16은 TFT액티브메트릭스액정표시장치의 구동파형도

도 17은 액정표시패널의 1라인분의 동가회로를 표시한 도면

도 18(a)는 단자쪽의, 도 18(b)는 중앙부의, 도 18(c)는 증단(終端)쪽의 화소의 박막트랜지스터TFT의 구 동파형도

도 19는 박막트랜지스터기판SUB1의 제조방법을 표시한 공정도

도 20은 박막트랜지스터기판SUB1의 제조방법을 표시한 공정도

도 21은 박막트랜지스터기판SUB1의 제조방법을 표시한 공정도

도 22(a)은 포토리소그래피에 의해 박막트랜지스터기판SUB1에 패턴을 형성하는 방법을 표시한 도면

도 22(b)는 포토마스크의 패턴의 예를 표시한 도면

도 23(a)는 포토리소그래피에 의해 박막트랜지스터기판SUB1에 패턴을 형성하는 다른 방법을 표시한 도면

도 23(b)는 포토마스크의 패턴의 다른 예를 표시한 도면

도 24는 게이트신호선의 좌우양단부에 주사신호선구동회로부(104)를 설치한,다른 실시예의,액정표시장 치의 등가회로도

도 25는 본 발명을 적용한, 가로전계방식의 액티브매트릭스액정표시장치의 단위화소를 표시한 평면도

도 26은 도 25의 3-3절단선에 있어서의 단면을 표시한 도면

도 27(a) 및 도 27(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한, 화소의 주요부분의 평면

도 28(a) 및 도 28(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한, 화소의 주요부분의 평면도

도 29(a) 및 도 29(b)는 본 발명에 의한 액정표사장치의 다른 실시예를 표시한 화소부의 평면도

도 30은 도 29의 IV-IV선에 있어서의 단면도

도 31은 도 29의 ٧-٧선에 있어서의 단면도

도 32는 도 29의 VI-VI선에 있어서의 단면도

도 33(a) 및 도 33(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한, 화소의 주요부분의 평면

도 34(a) 및 도 34(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한, 화소의 주요부분의 평면

도 35(a) 및 도 35(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한, 화소의 주요부분의 평면

도 36(a) 및 도 36(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 화소의 평면도

도 37(a) 및 도 37(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 화소의 평면도

도 38(a) 및 도 38(b)는 본 발명에 의한 액정표시장치의 다른 실시예를 표시한 화소의 평면도 도면의 주요부분에 대한 부호의 설명

GL: 게미트신호선

DL: 드레인신호선,

IT01: 화소전극

TFT: 박막트랜지스터

GI: 게이트절연막

AS: 반도체층

SD1: 소스전국

발명의 상세환 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 중래기술

본 발명은 액정표시장치에 관한 것으로서 특히 액티브매트릭스형의 액정표시장치에 관한 것이다.

이런 증류의 액정표시장치는, 액정을 개재해서 서로 대향 배치되는 1쌍의 투명기판중 한쪽의 투명기판의 액정쪽의 면에 x방향으로 뻗더있고 y방향으로 병설된 게미트신호선과 y방향으로 뻗머있고 x방향으로 병 설된 드레인신호선이 구비되고, 이들 각 신호선에 둘러싸인 각 영역을 화소영역으로 하고 있다.

그리고, 화소영역의 각각에는, 상기 게이트신호선으로부터의 주사신호에 의해서 온되는 박막트랜지스터 와, 이 온된 박막트랜지스터를 개재해서 상기 드레인신호선으로부터의 영상신호가 인가되는 화소전극이 구비되어 있다.

이와 같은 액정표시장치는 콘트라스트를 양호하게 구성할 수 있고, 특히 컬러액정표시장치에서는 없어서 는 안될 기술로 되어 있다.

监督이 이루고자하는 기술적 承재

그러나, 이와 같은 액정표시장치에 있어서, 최근에 있어서의 대형화 및 고정세화(高精細化)의 경향에 따라, 소위 플리커라고 일컫는 화상의 얼른거림이 무시할 수 없는 문제로서 발생하기에 이르렀다. 특히 표시영역의 대각선의 길이가 34cm(13형)이상의 액정표시장치에서는 무시할 수 없는 문제로 되어 가고 있다.

그래서, 본 발명자들은 플리커가 발생하는 원인을 추구한 결과, 다음의 것을 판명하기에 이르렀다.

먼저, 게이트신호선을 길게 형성하지 않으면 안되기 때문에, 이 신호선의 저항과 용량의 영향에 의해 서, 그것에 입력되는 주사신호선이 종단쪽(終端期)에 걸쳐서 파형변형이 발생해버리게 된다.

이 파형변형은, 박막트랜지스터의 게이트오프의 타미밍을 지연시키게 되는 동시에, 게이트오프시의 게이 트소스간 용량을 개재해서 급강하하는 전압에 의한 소스전극전위저하성분을 작게해 버린다. 이것은, 게이트신호선의 입력단자쪽에 대해서 중단쪽의 소스전극전위가 높아지는 것을 의미한다.

이 때문에, 화소전극과 액정을 개재해서 대향하는 전국(공통전국)은 표시면내에 균일하게 일정한 전위가 인가되어 있기 때문에, 상기 액정에 인가되는 전압은 게이트신호선의 압력단자쪽과 종단쪽에서 상이한 것으로 되는 것이다.

그리고, 액정의 분극을 회피하기 위하여 액정에 인가되는 전위를 반전시키는 교류화구동이 행하여지고 있기 때문에, 게이트신호선의 입력단자쪽과 중단쪽에서 액정의 인가전압의 대소관계가 교류화구동의 1/2주기마다 반전하게 되고, 휘도변화에 의한 화면의 얼른거림이 발생하게 된다.

특히 13형의 액정표시장치는 세로 20cm, 가로 27cm의 표시영역을 가지며, 게이트신호선의 길이는 27cm이 상으로 되고, 게이트신호선의 입력단자족과 종단쪽에서는, 게이트, 소스간 용량을 개재해서 급강하전압의 차는, 무시할 수 없을 정도로 커진다.

따라서 게이트신호선의 길이가 27cm이상(13형이상)의 액정표시장치로는, 이제는 공통전극의 전위를 조절하는 것만으로는, 플리커를 완전히 없애는 일이 곤란한 상황으로 되어가고 있다.

또, 포토리소그래피기술을 사용한 선택에청에 의해서 각 신호선 및 박막트랜지스터를 형성하는 경우, 노 광장치의 광학계의 변형 또는 투명기판의 휨등에 의해서, 각 화소영역마다의 박막트랜지스터의 패턴을 완전히 균일화하는 일이 곤란해지고 있다.

이 경우, 상기 패턴의 불균일에 의해서 박막트랜지스터의 게이트·소스간 용량이 균일하지 않게되면, 게 이트·오프시의 게이트·소스사이 용량에 의한 소스전위의 저하량이 화면내에서 일정하지 않게 된다.

따라서, 이 경우에 있어서도, 상기한 바와 마찬가지의 이유로, 휘도변화에 익한 화면의 얼른거림이 발생하게 된다.

본 발명은, 미와 같은 사정에 의거해서 미루어진 것이며, 그 목적은, 표시화면이 큰 액정표시장치에서도 플리커의 발생을 완전히 억제할 수 있는 액정표시장치를 제공하는 데 있다.

발명의 구성 및 작용

본원에 있어서 개시되는 발명증, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.

절연기판위에 형성한 게이트신호선과, 상기 게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력 하는 구동회로와, 소스전극, 게이트전극 및 드레인전극을 가진 제 1 및 제 2박막트랜지스터와, 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과, 상기 제 2박 막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 2화소전극과, 상기 제 1박막 트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 1영상신호선과, 상기 제 2박 막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고, 상 기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고, 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로부터 먼 제 2의 부분에 전기적으로 접속되고, 상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에 채널릴이만큼 떨어지고, 채널폭만큼 대향해서 형성되고, 상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실질동등하고, 상기 제 2화소전국과 상기 게이트신호선사이의 정전용량을, 상기 제 1화소전국과 상기 게이트신호선 사이의 정전용량보다도 크게한 것을 특징으로 한 것이다.

미와 같이 구성한 액정표시장치는, 게이트신호선으로의 주사신호의 파형변형에 의한 화소전극의 전위의 포지티브방향으로의 시프트를, 다이브전압의 상기 용량Cgs에 의존하는 화소전극의 전위의 네거티브방향 으로의 시프트에 의해 상쇄시킴으로써, 게이트신호선의, 구동회로에 가까운, 입력단자쪽과, 구동회로로 부터먼, 중단쪽의 각화소전극에 인가되는 전압을 동등하게 하고 있다.

이 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.

절연기판위에 형성한 게이트신호선과, 상기 게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력하는 구동회로와, 소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와, 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1화소전국과, 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1항소전국과, 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선과, 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선과, 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고, 상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고, 상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로부터 먼 제 2의 부분에 전기적으로 접속되고, 상기 제 2학작트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로부터 먼 제 2의 부분에 전기적으로 접속되고, 상기 제 2화소전국과 상기 게이트신호선사이의 정전용량을, 상기 제 1학소전국과 상기 게이트신호선사이의 정전용량보다도 크게하고, 상기 제 1 및 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽의 전국이 상기 당하서 형성되고, 상기 제 1 및 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽의 전국이 상기화소전국과 접속되는 부분에 있어서 상기 게이트전국과 중첩되는 부분에서부터 중첩되지 않게 되는 부분사이의 폭을 상기 제 1 및 제 2박막트랜지스터의 채널폭보다도 작게 형성한 것을 특징으로 한 것이다.

이와 같이 구성한 액정표시장치는, 박막트랜지스터의 소스전국의 형성때에 그 편차가 발생하였다고해 도, 이 소스전국의 게이트전국에 대한 중첩부의 면적의 변화를 매우 작게할 수 있게 된다.

이 때문에, 게이트전국과 소스전국사이의 용량Cgs의 변화를 매우 작게할 수 있어, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.

절연기판위에 형성한 제 1게이트신호선과,

상기 절면기판위에 상기 제 1게이트신호선에 민접해서 형성한 용량선과,

상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,
- 상기 제 1박막트래지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2명상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분보다도 상기 단자로부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에서 채널 길이만큼 떨어지고, 채널폭만큼 대항해서 형성되고,
- 상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실질통등하고,
- 상기 제 1 및 제 2화소전극은, 상기 용량선과 절면막을 개재해서 일부 중첩되고,
- 상기 제 2화소전국과 상기 용량선이 중첩되는 면적을, 상기 제 1화소전국과 상기 용량선이 중첩되는 면 적보다도 작게한 것을 특징으로 한다.
- 미와 같은 구성한 액정표시장치는, 주사신호의 누설에 의한 화소전극전압의 전위저하성분미, 주사신호의 파형변형에 의해, 게미트신호선의 입력단자쪽과 종단쪽에서 변동하는 것을, 유지용량을 조절함으로써 억 제할 수 있다.
- 미 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.

절연기판위에 형성한 제 1게이트신호선과,

상기 절면기판위에 상기 제 1게이트신호선에 인접해서 형성한 제 2게이트신호선과,

상기 제 1게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력하는 구동회로와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

상기 제 1박막트랜지스터의 소스전곡 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과/

상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,

상기 제 1박막트래지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,

상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,

상기 제 1박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분에 전기적으로 접속되

상기 제 2박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분보다도 상기 구동회로회로로부터 먼 제 2의 부분에 전기적으로 접속되고,

상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에서 채널 길이만큼 떨어지고, 채널폭만큼 대항해서 형성되고,

상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실질통등하고,

상기 제 1 및 제 2화소전국은, 상기 제 2게이트신호선과 절연막을 개재해서 일부 중첩되고,

상기 제 2화소전극과 상기 제 2게이트신호선이 중첩되는 면적을, 상기 제 1화소전극과 상기 제 2게이트 신호선이 중첩되는 면적보다도 작게한 것을 특징으로 한다.

미와 같은 구성한 액정표시장치는, 주사신호의 누설에 의한 화소전극전압의 전위저하성분미, 주사신호의 파형변형에 의해, 게미트신호선의 입력단자쪽과 중단쪽에서 변동하는 것을, 유지용량을 조절함으로써 억 제할 수 있다.

이 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.

또한, 유지용량의 전국은 인접하는 라인의 게이트신호선과 겸용하고 있음으로, 화소의 개구율이 향상된다.

절연기판위에 형성한 게이트신호선과,

상기 게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력하는 구동회로와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1화소전국과,

상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,

상기 제 1박막트래지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선과,

상기 제 2박막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 2명상신호선을 가지고,

상기 제 1박막트랜지스터의 게이트전극은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,

상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로 부터 먼 제 2의 부분에 전기적으로 접속되고,

상기 제 2화소전극과 상기 제 2영상신호선사이의 정전용량을, 상기 제 1화소전극과 상기 제 1영상신호선 사이의 정전용량보다도 크게한 것을 특징으로 한다.

미와 같은 구성한 액정표시장치는, 주사신호의 누설에 의한 화소전극전압의 전위저하성분이, 주사신호의 파형변형에 의해, 게이트신호선의 입력단자쪽과 종단쪽에서 변동하는 것을, 화소전극과 영상신호선사이 의 정전용량(또는 소스·드레인사미용량)을 조절함으로써 억제할 수 있다.

이 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.

제 1절연기판위에 형성한 게이트신호선과,

상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1화소전국과.
- 삼기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,
- 상기 제 1박막트래지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,
- 상기 제 2박막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 2영상신호선과.
- 상기 제 1절연기판과 중첩해서 형성되는 투명한 제 2절연기판과,
- 상기 제 2절면기판의 상기 제 1 및 제 2화소전국과 대향하는 위치에 형성되고, 투명한 공통전국과,
- 상기 공통전국과 상기 제 1 및 제 2화소전국사이에 형성되는 액정과,
- 상기 제 2절면기판에 형성되고, 상기 제 1 및 제 2화소전극의 주위를 덮는 차광막을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 게미트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 단자로부터면 제 2의 부분에 전기적으로 접속되고,
- 상기 제 2화소전극의 상기 차광막에 의해 덮혀지는 부분의 면적을, 상기 제 1화소전극의 상기 차광막에 의해 덮혀지는 부분의 면적보다도 작게한 것을 특징으로 한다.
- 이와 같은 구성한 액정표시장치는, 주사신호의 누설에 의한 화소전국전압의 전위저하성분이, 주사신호의 파형변형에 의해, 게이트신호선의 입력단자쪽과 중단쪽에서 변동하는 것을, 화소용량(액정용량)을 조절 함으로써 역제 할 수 있다.
- 이 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있게 된다.
- 미하, 본 발명에 의한 액정표시장치의 일실시예를 도면을 사용해서 설명한다.

액정표시패널의 등가회로

- 도 2는, 액정표시패널을 구성하는 투명기판중 한쪽의 투명기판(TFT기판)쪽의 등가회로를 표시한 회로도 이다. 동도면은 회로도이나, 실제의 기하학적 배치에 대응해서 그려져 있다.
- 도 2에 있머서의 TFT기판 TFT-LCD의 액정쪽의 면에는, 그 x방향으로 뻗어있고 y방향으로 병설되는 게이트신호선(주사신호선이라고도 부름.)GL과, 이들 게이트신호선(에 절연되어 y방향으로 뻗어있고 x방향으로 병설되는 드레인신호선(영상신호선이라고도 부름)마이 형성되어 있다.
- 게이트신호선에과 드레인신호선에에 의해 둘러싸이는 직사각형상의 영역은 화소영역을 구성하도록 되어있고, 이들 각 화소영역에는 한쪽의 게이트신호선에로부터의 주사신호(전압)의 공급에 의해서 온되는 박막트랜지스터IFT와, 이온된 박막트랜지스터IFT를 개재해서 한쪽의 드레인신호선으로부터 공급되는 영상신호(전압)이 인가되는 화소전국ITOI이 구비되어 있다.
- 이 화소전국ITOI은, 예를 들면Indium-Tin-Oxide로 이루어진 투명도전층으로 구성되어 있다.
- 또, 이 화소전국IT이과 다른쪽의 게이트신호선에과의 사이에는 부가용량소자Cadd가 구비되고, 박막트랜 지스터TFT가 오프되었을때에 화소전국IT이에 인가된 영상신호를 오래 축적할 수 있도록 구성되어 있다.
- 또한, 각 화소전국ITD1의 부분에는 R, G, B의 어느 하나의 기호가 부여되어 있으나, 그들은 색의 3원색인 적, 녹, 청을 표시하고, 각각의 화소영역에 있어서 대응하는 색을 담당하도록 되어 있다. 구체적으로는 TFT기판(제 1의 투명기판SUB1)과 대향해서 배치되는 필터기판(제 2의 투명기판SUB2)쪽에 대응하는색의 필터가 형성되도록 되어 있다.
- 그리고, 이와 같은 표시패널에는, 외부부착회로로서 주사신호선구동회로부(104) 및 영상신호선구동회로 부(103)가 접속되도록 되어 있다.
- 주사신호선구동회로(104)로부터는 각 게이트신호선에 순차 주사신호가 입력되고, 그 타이밍에 맞추어서 영상신호선 구동회로부(103)로부터 각 드레인신호선에 영상신호가 입력되도록 되어 있다.
- 또, 주사신호선구동회로부(104) 및 영상신호선구동회로부(103)에는 전원부(102) 및 제어부(101)가 접속 되고, 이에 의해 각 회로부에는 전원공급이 이루어지는 동시에 신호등을 승신하도록 되어 있다.
- 또한, 이와 같이 구성된 TFT기판 TFT와 액정을 개재해서 대향배치되는 다른 투명기판(필터기판)의 액정 쪽의 면에는, 화소영역의 테두리를 붙이도록해서 블랙매트릭스층이 형성되어, 화소영역을 씌우도록하고, 또한 그 주변이 상기 블랙매트릭스총 BM위에 중첩하도록해서 컬러필터가 형성되어 있다.
- 그리고, 이들 블랙매트릭스총 및 컬러필터까지도 덮어서 형성되는 보호막을 개재해서 투명도전총으로 이루어지는 공통전국이 형성되어 있다.
- 또, 이 공통전극의 상면에는 액정의 배향을 규제하는 배향막이 형성되어 있다:

화소영역의 구성

- 도 3은, 도 2의 점선테두리A에 대용하는 화소영역의 구체적인 구성을 표시한 평면도이다.
- 또한, 도 3의 IV-IV선에 있머서의 단면도를 도 4에, Y-V선에 있머서의 단면도를 도 5에, YI-YI선에 있머

서의 단면도를 도 6에 표시하였다.

. 투명기판SUB1의 액정쪽의 면에, 그 x방향으로 뻗머있고 y방향으로 병설되는 게미트신호선GL이 형 정되어 있다.

이 게이트신호선테은, 예를 물면 알루미늄으로 이루어진 도전총회의 표면에 알루미늄산화막ADF(양극화성 에 의해서 형성)가 형성된 재료로 구성되어 있다.

그리고, 이 게이트신호선에과 후술하는 드레인신호선마에 의해 물러싸이는 화소영역의 대부분에는, 투명 도전막(예를 들면 Indium-Tin-Oxide)으로 미루어진 화소전국(TD1이 형성되어 있다.

화소영역의 도면 좌촉마래쪽의 게이트신호선에위의 일부는 박막트랜지스터TFT의 형성영역으로 되어 있으며, 이 영역에는, 예를 들면 SiN로 이루어진 게이트절연막에, i형 비정질Si로 이루어진 반도체총AS, 드레인전국SD2 및 소스전국SD1이 순차 적총되어서 형성되어 있다.

또한, 소스, 드레인은 본래 그 사이의 바이머스국성에 의해서 결정되는 것으로서, 이 액정표시장치의 회로에서는 그 국성은 동작중 반전함으로, 소스, 드레인은 동작중 교체된다고 이해를 바라고 싶다. 그러나, 이 명세서에서는 화소전국!T이과 직접 접속되는 쪽의 전국을 소스전국으로서 고정해서 표현한다.

그리고, 드레인전국SD2 및 소스전국SD1은 드레인신호선미과 동시에 형성되도록 되어 있다.

즉, 드레인신호선다은, 그 형성영역에, 미리 박막트랜지스터TFT의 게이트절연막에, 반도체AS의 형성과 동시에 형성된 절연막에, 반도체총AS위에 형성되고, 예를 들면 크롬과 알루미늄의 순차 적총체에 의해서 형성되어 있다(도 5참조). 드레인신호선마의 형성영역에 절연막에, 반도체총AS를 형성하고 있는 것은, 예를 들면 드레인신호선이의 단차(段差)런오버를 적게하기 위해서다.

박막트랜지스터TFT의 드레인전국SD2는 드레인신호선마라 일체로 형성되고, 또 소스전국SD1은 드레인전국SD2와 소정의 채널길이분만큼 이간되어서 형성되어 있는 동시에 상기 화소전국ITD1의 일부에 뻗어있게 해서 직접 중첩되어서 형성되어 있다.

또, 부가용량소자Cadd는, 도 6에 표시한 바와 같이, 게이트신호선(박막트랜지스터TFT를 구동하는 게이트 신호선과 인접하는 다른게이트신호선)요을 한쪽의 전국, 드레인신호선DL와 동시에 형성하는 도전총이 및 화소전국ITOT과 동시에 형성되고 도전총이과 중첩하는 도전총ITO2를 다른쪽의 전국으로 하고, 그들 사이 에 개재되는 절연막인, 알루미늄의 산화막AOF(질화실리콘막GI라도 됨)를 유전체막으로서 구성되어 있

절면막데, 반도체총AS는, 박막트랜지스터TFT에 있어서의 그드의 형성과 동시에 형성되도록 되어 있으며, 또, 다른쪽의 전국인 도전총d1은 상기 화소전국(TD1의 일부에 뻗어있게해서 직접 중첩되어서 형성되

그리고, 이와 같이 구성된 화소영역의 표면에는 SIN로 이루머진 보호막PSVI이 형성되어, 액정의 박막트 랜지스터TFT에의 직접 접촉에 의한 특성열악화를 회피하도록 되어 있다.

또, 보호막PSVI의 표면전체영역에는 액정의 배향을 규제하기 위한 배향막(도시생략)이 형성되어 있다.

도 15는 TFT액티브매트릭스액정표시장치의 단위화소의 등가회로를 표시한 도면이다.

박막트랜지스터TFT는 소스전국에 대하며 게이트전국을 포지티브의 전압에 의해 바이머스함으로써 온상태(소스와 드레인사이의 저항치가 작아짐)가 되고, 게이트전국에 공급되는 바이머스를 제로에 가깝 게 함으로써 오프상태, 즉 소스와 드레인사이의 저항치가 커진다고 하는 전달특성을 가진다.

도 16에는, 도 15에 표시한 액정표시장치의 동작의 일예를 설명하기 위한 피형도가 표시되어 있다.

또한, 도 16에 있어서 표시된 각 신호VG, VD 및 화소PIX의 전압PXV는, 그들이 서로 중첩함으로써 각 파형의 구별이 불명료하게 되는 것을 방지하기 위하며, 신호VG, VD 및 PXV의 순으로 시간적으로 머긋나게 해서 그리고 있다.

매자 그디꼬 있다.

주사신호(게이트신호)V6의 하이레벨에 따라서 선택된 게이트신호선Gi(데)에 결합되는 화소PIX에 영상신호선O로부터 공급되는 영상신호(드레인신호)VD의 기록이 행하며진다. 이때, 화소PIX의 전압PXV는, 도 16에 점선으로 표시한 바와 같이, 상기 온상태로되는 TFT가 저항성분을 지니것 및 화소PIX가용량성소자Cpix인것 때문에, 그것에 대용한 시정수에 따라서 상승한다. 도 16에서는 최초는, 화소(또는 액정웰)를 높은 계조의 상태로하는 포지티브의 레벨의 영상신호VD가 표시되어 있다. 다음의 게이트신호선Gi+1(데)의 선택에 따라서, 도 16에 표시된 주사신호VG는, 하이레벨의 선택레벨로부터 로레벨의 비선택레벨로 된다. 이에 의해서, TFT는 오프상태로 되기 때문에 상기 기록된 영상신호VD는, 용량성소자Cpix로서 작용하는 화소PIX에 유지된다. 주사신호VG의 하이레벨로부터 로레벨의 절환에 따라서, 화소의 전압PXV는, 화소PIX(또는 TFT의 소스전극 또는 드레인전극중에서 화소전극에 점속되는 전극, 이하설명의 편의상, 소스전극으로서 취급함.)와 TFT의 게이트전극사이의 기생용량Css에 의해서 전위저하성분 ムV가 발생한다. 또한, 주사신호VG의 로레벨로부터 하이레벨의 절환에서, 게이트 소스사이의 커플링Css에 의해 화소PIX에 다이브하는 전압은, 드레인신호선X(데)로부터의 영상신호(VD)의 기록에 의해 없앨 수 있으나, 주사신호VG의 하이레벨로부터 로레벨의 절환시에 타이브하는 전압은, 영상신호(VD)의 기록에 의해 없앨 수 없다.

도 16에서는, 이후 1프레임의 사이, 낮은 계조레벨의 영상신호VD가 공급되도록 그려져 있다.

일반적으로 액정표시장치는 교류구동을 행하고 있기 때문에, 주사신호VG의 1주기마다 영상신호VD의 극성은, 포지티브/네거티브와 같이 절환되어서 공급된다.

즉 도 16에 표시한 바와 같이, 주사신호YG가 재차 하이레벨의 선택레벨로되면, 영상신호YD는, 네거티브

극성의 소망의 계조레벨로 된다. 또한,도 16에서는,네거티브극성의 고계조레벨로한 예를 표시하고 있다. 이 경우에 있머서도, 상기 온상태로 되는 TFT가 저항성분을 지닌것, 및 화소PIX가 용량성소자Cpix인 것 때문에,화소의 전압PXY는 그에 따른 시정수에 따라서 하강한다. 다음의 게이트 신호선Gi+1(도시생략)의 선택에 따라서,도 16에 표시된 주사신호YG는,하이레벨의 선택레벨로부터 로레 벨의 비선택레벨로 된다. 이에 의해서, TFT는 오프상태로 되기 때문에 상기 영상신호YD는, 용량성소자Cpix로서 작용하는 화소PIX에 유지된다.

주사신호V6의 하이레벨로부터 로레벨의 절환에 따라서, 화소의 전압PXV는 TFT의 게이트전국과 소스전국 사이의 기생용량Cgs에 의해서 상기와 마찬가지로 전위저하성분 ΔV가 발생한다. 또 포지티브국성때와 마찬가지로, 주사신호V6의 로레벨로부터 하이레벨의 절환에서, 드레인신호선자로부터의 영상신호VD의 기 록에 의해 없앨 수 있으나, 주사신호V6의 하이레벨의로부터 로레벨의 절환시에 화소위X에 다이브하는 전압 은, 영상신호VD의 기록에 의해 없앨수 없다. 따라서 네거티브국성인때도 포지티브국성과 마찬가지로 게이트 소스사이의 커플링Cgs에 의해 화소위X에 다이브하는 전압은, 화소의 전압PXV를 네거티브의 방향으로 저하시킨다.

도 16에서는, 이후 1프레임의 사이, 네거티브국성이 낮은 계조레벨의 영상신호YD가 공급되도록 그려져 있다.

이상의 설명과 같이, 액정교류구동의 포지티브극성 및 네거티브극성 다같이, 주사신호VG가 하이레벨로부터 로레벨로 변화하면, TFT의 게이트전극과 소스전극사이의 기생용량Css에 의해서, 화소의 전압PXV는, 기록시점의 영상신호VO의 레벨에 대해서, 도 16에 점선으로 표시한 바와 같이, 전위저하성분 ΔV 가 발생한다.

따라서 액정표시패널의 공통전극COM에 인가되는 바이머스전압Vcom은, 2점쇄선으로 표시한 바와 같이, 상기 화소의 전압VCV기, 포지티브극성 및 네거티브극성사이의, 실질적인 중간의 레벨(최적의 공통전극전압)로 설정된다. 즉 공통전극COM에, 화소전극VCV의 전원저하VCV를 고려한, 최적의 공통전극전압을 인가함으로써, 액정의 실질적인 교류구동을 행할 수 있다.

만약 공통전극COM에 인가되는 바이머스전압\com이 상기한 최적의 공통전극전압으로부터 머긋났을 경우는, 액정교류구동의 포지티브국성과 네거티브국성의 기간에서 액정에 인가되는 전압\lc에 차(差)가 발생하며, 플리커라 일컫는 주기적인 휘도변화를 발생하고, 표시화질이 현저하게 저하한다.

유지용량소자의 동작

도 15에 있어서, Cas는 앞서 설명한 박막트랜지스터TFT의 게이트전국과 소스전국과의 사이에 형성되는 기생용량이다. 기생용량Cas의 유전체는 게이트전국국과 소스전국사이의 총간절연막이다. Cpix는 투 명화소전국PIX와 공통투명화소전국CDM의 사이에 형성되는 액정용량이다. 액정용량Cpix의 유전체막은 액정 및 배향막이다. Vic는 액정에 인가되는 전압이다.

유지용량소자Cadd는, 박막트랜지스터TFT가 스위칭할 때, 화소전극전위PXV에 대한 주사신호의 전위변화△VG의 영향을 저감하도록 작용한다. 미 모양을 식으로 표시하면 식 1로 표시된다.

 $\Delta V = \{Cgs/(Cgs+Cds1+Cds2+Cadd+Cpix)\} \times \Delta VG - 41$

여기서 \triangle V는, 앞서 설명한, 주사신호의 전위변화 \triangle VG에 의한 화소전압PXV의 전위저하성분을 표시한다. 이 전위저하성분 \triangle V는 액정에 가해지는 직류성분의 원인으로되나, 유지용량Cadd를 크게하면 할수록, 상기 화소전압PXV의 전위저하성분 \triangle V를 작게할 수 있다. 또, 유지용량소자Cadd는 방전시간을 길게하는 작용도 있으며, 액토랜지스터IFT가 오프된 후의 영상정보를 오래 축적한다. 액정에 인가되는 직류성분의 저감은, 액정의 수명을 향상시키고, 액정표시화면의 절환시에 앞서의 화상이 남는 소위 불어붙음을 저각할 수 있다.

또한, 도 15 및 식 1에서 Cds1은 박막트랜지스터의 소스전극SD1과 드레인전극SD2사이의 기생용량으로서,화소전극PIX와 드레인신호선Di사이의 용량이기도하다.

또 Cds2는 화소전국PIX와, 그와 인접하는 드레인신호선Di+1사미의 기생용량을 표시하고, Csd는 게이트전 극과 드레인전국사미의 기생용량을 표시한다.

도 3에 표시한 바와 같이, 게이트전국QL은 i형 반도체용AS를 덮도록 크게 되어 있는 분만큼; 소스전국SD1, 드래인전국SDZ과의 오버탭면적이 증가하고,따라서 기생용량Cgs가 크게되어,화소전국전위 PXV는 주사신호VG의 영향을 받기 쉽게된다고 하는 역효과가 발생한다. 그러나,유지용량소자Cadd를 형 성함으로써,화소전국전위 PXV가 기생용량Cgs의 영향을 받기 어렵게한다고 하는 효과가 있다.

본 실시형태에서는 화소의 용량이 대략 150fF임으로, 유지용량소자Cadd의 용량은, 기록특성을 고려하여, 대략 100fF로 하고 있다. 기생용량Cgs가 대략 15fF임으로, 유지용량소자Cadd의 용량은 기생용량Cgs의 6배이상으로 되어 있다.

또 도 2, 도 3 및 도 6에서는 인접하는 화소의 게이트신호선데의 일부와 화소전극ITOI을 절면막을 개재해서 중첩합으로써, 유지용량Cadd를 형성하고 있는, 부가용량방식의 예를 표시하고 있으나, 유지용량Cadd는 이에 한정되는 것은 아니며, 도 12, 도 13 및 도 14에 표시한 바와 같이, 게이트신호선데과는 별도로 용량선대을 형성하여 용량선대과 화소전극ITOI을 절연막을 개재해서 중첩시킴으로써, 유지용량Cadd를 형성하는 축적용량방식이어도 된다. 본 실시예에 있어서 부가용량방식은, 개구율을 높게할 수 있다는 장점과, 게이트신호선데의 분포용량이 커지는 단점을 가진다. 또 본 실시예에 있어서 축적용량방식은 게이트신호선데의 분포용량을 작게할 수 있는 장점과, 개구율이 용량선대을 형성한분 만큼 저하하는 점 및 제조공정이 증가하는 등의 단점이 있다.

기생용량Cgs의 불균일방지대책

종래는 액정표시장치의 표시영역은 10형(대각 25.4cm)보다도 작았음으로, 게미트전국·소스전극사미의 기생용량Cgs의 제조상의 불균일은 적고, 공통전국COM에 인가하는 최적의 공통전국전압Vcom은 일의적으로 결정되었다.

그러나, 액정표시장치의 표시영역이 13형(대각 34cm)보다도 크게되면, 기생용량Cgs의 제조상의 불균일이 커지고, 공통전곡COM에 인가하는 최적의 공통전그건압Ycom은 표시영역의 각 부분에서 크게 달라져, 일의 적으로 결정되지 않는다고 하는 과제가 발생하게 되었다.

상기 과제를 해결하기 위하며, 본 실시예에서는, 특히, 상기 박막트랜지스터TFT의 소스전극SDI에 있어서, 그 확대도인 도 1에 표시한 바와 같이, 화소전극ITOI과 접속되는 부분에 있어서 게이트전극과 중첩하는 부분에서부터 중첩하지 않게되는 부분에서, 그 폭미 박막트랜지스터의 채널폭w보다도 작게 형성되어 있다.

즉, 동도면에 있어서, 드레인전국SD2는 드레인신호선마로부터 게이트신호선마위를 그 주행방향을 따라서 뻗어있게 한 후에 화소전국ITDI쪽으로 지향하도록 굴곡되어서 형성되어 있다.

이 경우, 드레인전국SD2로서 실질적으로 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부이며, 그 길이는 박막트랜지스터|TO1 채널폭|WHIPTITITITITE 채널폭|WHIPTITITITE 채널폭|WHIPTITITITE 제널폭|WHIPTITITE 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부이며, 그 길이는 박막트랜지스터|TO1작이로 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부이며, 그 길이는 박막트랜지스터|TO1쪽으로 지향된 굴곡부이며, 그 길이는 박막트랜지스터|TO1쪽으로 지향된 굴곡부이며, 그 길이는 학자들이 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부이어 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부이어 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부인전 기능하는 것은 화소전국|TO1쪽으로 지향된 굴곡부인 기능하는 전 기능이다.

또/소스전국SD1은 이 드레인전국SD2의 굴곡부와 대향해서 채널길이 에 상당하는 분만큼 이간되어서 배 치되고 그대로, 화소전국ITO1쪽으로 뻗어있게 해서 상기 화소전국ITO1과의 접속이 도모되어 있다.

따라서 소스전국SD1의 드레인전국SD2와 대향해있는 변(途)의 길이가 상기 채널폭이된다.

여기서, 상기 소스전극SD1의 뻗어있는 방향에 직교하는 폭wo의 길미가 상기 채널폭w보다 작게 형성되어 있다.

이와 같이 구성되는 소스전국SDI은, 그것을 형성할때에 예를 들면 도면중 y방향으로 위치편차를 일으켜 서 형성되어도, 상기 소스전국SDI의 게이트신호선에에 대한 중첩부의 면적은 크게 변화하는 일은 없다. 소스전국SDI의 뻗어있는 방향으로 직교하는 폭wo의 길이가 비교적 작게형성되어 있기 때문이다.

또, 도면중 x방향으로 위치편차를 일으켰을 경우에는, 상기 소스전극SDI의 게이트신호선GL에 대한 중첩 부의 면적의 변화는 전혀 없게된다.

이러한 일로, 가령 회전방향8 로 위치 편차를 일으켜도, 상기 소스전극SD1의 게이트신호선GL에 대한 중 첩부의 면적은 크게 변화하는 일은 없다.

따라서, 각 화소영역의 박막트랜지스터TFT는, 그 게이트전극과 소스전극과의 용량Cgs를 거의 균일하게 형성할 수 있게되고, 플리커의 발생을 억제할 수 있게 된다.

이와 같은 효과는, 드레인전국SD2와 소스전국SD1의 패턴을 도 1에 표시한 것만에 의해서 얻을 수 있다는 것이 아니고, 예를 들면, 도 7(a)~도 7(d)에 표시한 바와 같은 각 패턴으로 함으로써 마찬가지로 얻을 수 있는 것은 말할것도 없다.

미 경우 상기한 실시예에서는, 소스전국SDI은 화소전국ITOI에 접속시키기 위한 뻗어있는 부분을 제외하고 드레인전국SD2와 대청관계있도록 구성한 것이다.

그러나, 도 8에 표시한 바와 같이, 소스전국SDI을 그것과 접속시키기 위한 화소전국ITOI과 반대쪽의 방향으로 그대로 뻗어있게 해서 게이트신호선6L을 넘도록 해서 형성하도록 해도 되는 것은 말할 것도 없다.

이 경우, 그 소스전국SD1이, 인접하는 화소영역의 화소전국ITO1과 접속되어 버리는 것을 회피하기 위하여, 상기 게이트신호선에에 일부 노치에(C를 형성하도록 해서, 상기 게이트신호선에을 넘도록 구성하고있다.

바꾸머말하면, 실질적으로 전극으로서 기능하지 않는 다른 부분과 일체적으로 형성되는 소스전극SDI은 게이트신호선(L)과 교차하도록 해서 형성되어 있는 것에 있다.

이와 같이 구성되는 소스전극SDI은, 그것을 형성할때에 예를 들면 도면중 x방향은 물론, 가령 y방향으로 위치편차를 일으켜서 형성되어도, 상기 소스전극SDI의 게이트신호선에 대한 중첩부의 면적은 전혀 변 화하는 일은 없다.

이러한 일로, 가령 회전방향e 로 위치편차를 일으켜도, 상기 소스전국SD1의 게이트신호선GL에 대한 중첩 부의 면적은 전혀 변화하는 일은 없다.

따라서, 각 화소영역의 박막트랜지스터TFT는, 그 게이트전극과 소스전극과의 용량Cgs를 균일하게 형성할 수 있게 되어, 플리터의 발생을 대폭적으로 억제할 수 있게 된다.

또,이 실시예에서는,특히,게이트신호선에을 따라서 배열되는 각각의 박막트랜지스터TFT에 있어서,그게이트전국(게이트신호선에)과 소스전국SDI과의 사이의 용량Css가,게이트신호선의 입력단자쪽에서 작게 종단쪽에서 크게 되도록 구성되어 있다.

즉, 도 9(a)는 게이트신호선데의 입력단자쪽의 박막트랜지스터를 표시하고, 도 9(b)는 게이트신호선데의 종단쪽의 박막트랜지스터를 표시하고 있다.

도 9(a), 도 9(b)로부터 명백한 바와 같이, 도 9(b)에 표시한 박막트랜지스터TFT의 소스전극SDI쪽의 반도체총AS가 도 9(a)에 표시한 그것보다도 크게 형성됨으로써 (그 과잉분을 부호!로 표시하고 있음), 종단쪽의 박막트랜지스터TFT의 게이트신호선GL과 소스전극SDI의 사이의 용량Cgs가 크게되도록 되머 있다.

즉, 입력단자쪽의 박막트랜지스터의 소스전극근처의 반도체총AS가 게이트신호선GL과 중첩되는 면적보다도, 증단쪽의 박막트랜지스터의 소스전극근처의 반도체총AS가 게이트신호선GL과 중첩되는 면적이 크게되어 있다.

이 경우, 게이트신호선(L)의 입력단자쪽으로부터 중단쪽에 걸친 각 박막트랜지스터TFT의 용량Css는 순차 크게 되도록 구성해도, 또는, 민접하는 복수의 각 박막트랜지스터를 순차 그룹화하고, 이들 그룹마다 순 차 크게되도록 구성해도 된다.

이와 같이 구성할으로써, 게이트신호선(L)에의 주사신호의 파형변형에 의한 화소전극|T01의 전위의 포지 티브방향으로의 시프트를, 다이브전압의 상기 용량(gs에 의존하는 화소전극|T01의 전위의 네거티브방향 으로의 시프트에 의해 상쇄시킴으로써, 게이트신호선(L)의 입력단자쪽과 증단쪽의 각 액정에 인가되는 전 압을 통등하게 하고 있다.

이 때문에, 휘도변화에 의한 화면의 얼른거림을 억제할 수 있다.

일반적으로 액정패널에 있어서의 1라인의 기록시간은, 주사신호선구동회로부(도 2의 부호(104)참조)로부 터의 「TFT온 신호」의 폭에 의해 결정되는 시간내에 완료한다.

그러나, IFT온신호는, 수평주사주파수에 의해서 그 폭이 일의적으로 결정되는 직사각형형상펄스이며, 일 반적으로, 직사각형형상펄스에서는, 그 상승이나 하강의 전류변화분(di/dt)이 크기 때문에, 신호경로속 의 시정수의 영향을 받기 쉽고, 실제의 상승이나 하강 파형이 시정수커브를 따른 곡선적인 파형(이하, 이 곡선적인 파형을 파형변형이라 일컫고 곡률이 큰 파형을 파형변형이 큼이라함)으로 됨으로, 또한, 그 파형변형은 신호경로의 중단에 가까워짐에 따라서 크게 됨으로, 상기한 화소전압PXV의 전위저하성분 Δ V는 주사신호선의 중단이 됨에 따라서 적어지고, 그 결과, 주사신호선의 입력단자쪽에 대해서 중단쪽의 화소전압(소스전극전위)이 높아진다.

이러한 문제점은, 특히, 화소수를 증대했을 경우나, 화소사이즈(특히 주사선방향의 사이즈)를 크게 했을 . 경우에 현저하다.

도 15의 분포용량(Cgs, Cadd, Cgd등)이 화소수나 화면사이즈에 비례해서 커지기 때문이다.

미하 상기 문제점을 구체적으로 설명한다.

도 17은 액정표시패널의 1라인분의 등가회로이다. 이 도면에 있어서, GTM은 TFT온신호의 입력단자(즉도 2의 주사신호선구동회로(104)의 출력에 접속하는 단자)이며, 이 단자GTM은, 주사신호선구동회로(104)와 액정표시패널의 사이의 배선(11)을 통해서, 액정표시패널의 게이트신호선에 접속되어 있다. R11 및 C11은 배선(11)의 저항성분과 용량성분을 각각 표시하고 있다. 게이트신호선에는 호선에는 화소단위로 등가되어 있으며, 각 화소의 R12 및 C12는 각 화소의 저항분과 용량분(분포용량으로도 부르고, Cgs+Cadd+Cgd에 상당)을 각각 표시하고 있다.

지금 게이트신호선데의 2개의 점a, c에 주목하고, 각각의 점에 있어서의 TFT온신호의 파형변형을 생각한다. a는 단자GTM에 가장 가까운 점이다. 이 점a의 TFT온신호를 편의적으로 VGa라고 한다. c는 단자GTM으로부터 가장 먼 (바꾸어 말하면 주사신호선의 증단의)점이다. 이점c의 TFT온신호를 편의적으로 VGC라고 한다.

도 18(a)는 단자쪽, 도 18(b)는 중앙부, 도 18(c)는 종단쪽의 IFT의 구동파형을 표시한 도면이다. 머느신호VGa, VGc도, 1수평주사기간내에 할당된 소정의 기록기간Tx에서 상승에서부터 하강까지 변화하는 직사각형 필스이다. 신호VGa의 파형변형은, R11과 R11의 시정수에 의해서 발행한 미소한 것이나, 신호VGc의 파형변형은, 이 R11과 C11의 시정수에, 또 1라인의 화소수의 R12와 C12를 포함한 시정수에 의해서 발생한 큰 것이다. 이 때문에, 신호VGa의 하강tf1에 비해서 신호VGc의 하강tfr이 상당히 지연되고 있다. 지연의 정도는, 화소수가 증가할수록, 또, 화면사이즈가 커질수록 현저하게 된다. 상기한 분포용량(즉 C12)이 증대하기 때문이다.

즉, tfr> tfl의 관계로 되고, 그차는 주로 상기의 분포용량의 크기에 의존한다.

따라서 앞서 설명한 식 1의 관계로부터, 단자쪽의 화소전압의 저하성분 Δ Y1은 종단쪽화소전압의 저하성 분 Δ Yr보다도 크게된다.

증래는 단위화소의 기생용량(Cgs, Cadd, Cds2) 및 유지용량(Cadd)은, 화소전극의 구동조건을 동등하게 하기 위하며, 표시영역의 머느 장소메서도 일정하게 되도록 설계하는 것이 상식이였다. 따라서 증래의 기술메서는, 앞서 설명한 최적의 공통전극의 전압Vcom은, 실제로는, 게이트신호선6L의 단자쪽과 중단쪽 메서 달랐다.

그러나 종래는, 표시화면의 사이즈가 10형(세로 15cm, 가로 21cm)보다도 작고, 게이트신호선에도 길지않았음으로 (21cm)이하), 입력단자쪽의 화소와 종단쪽의 화소사이에서, 화소전국의 전위저하성분 Δ V의 차는 무시할 수 있을 정도로 작고, 액정표시장치의 구동마진(특히 최적의 공통전국전압Vcom의 마진)에 여유가 있었음으로, 본 발명이 해결하는 과제를 인식할 수 없었다.

따라서 종래의 기술에서는, 1라인의 화소수가 많은 경우나, 표시영역의 게이트신호선방향의 길이가 길어지면 (적어도 게이트신호선의 길이가 27cm이상의 액정표시장치에서는), 이제는 표시영역의 전체화소에 대해서 공통전국에 인가하는 전압을 최적으로 하는 것은 할 수 없게 되어 가고 있다.

상기의 과제를 해결하기 위하며, 상기한 실시예에서는, 박막트랜지스터TFT의 소스전극SD1쪽의 반도체총AS의 크기를 다르게 하도록 함으로써, 그 용량Cgs를 다르게하도록 한 것이다.

또 상기한 실시예에서는 박막트랜지스터TFT의 채널형성영역(소스전극SD1과 드레인전극SD2사이의 영역)이 외의 부분에서 반도체총AS의 크기를 다르게하고 있음으로, 게이트·소스사이용량Cgs를 입력단자쪽과 증 단쪽에서 바꿈으로서, TFT의 사이즈(구체적으로는 채널길이& 및 채널폭 w)가 바꾸머지는 일없이, 액정 표시장치의 설계가 용이하다.

또, 식 1로부터 명백한 바와 같이 화소전극의 전위저하성분△V를 각 화소사이에서 차가 적어지도록 조절 하는 방법은, 상기의 실시예와 같이, 게이트·소스사이용량Css를 조절하는 방법에 한하지 않고, 유지용 량소자Cadd를 조절하는 방법, 액정용량Cpix(구체적으로는 화소전극IT01의 면적 또는 화소전극IT01과 공 통전국COM(도시생략)사이의 거리)를 조절하는 방법, 소스·드레인사이용량Cds1을 조절하는 방법 또는 화소전국ITO1과 그와 인접하는 드레인신호선DL사이의 기생용량Cds2를 조절하는 방법이어도 된다.

그러나 게이트·소스사이용량Css를 조절하는 상기의 실시예의 쪽이, 식 1의 분자가 게이트·소스사이용량Css만으로 구성되어 있는 것으로부터 명백한 바와 같이, 적은 게이트·소스사이용량Css의 변화량으로, 화소전국의 전위저하성분ΔV를, 넓은 다이내믹레인지에서 조정할 수 있다. 따라서 상기한 실시예에서는 게이트·소스사이용량Css를 변화시키기 위한 스페이스가 적어서 됨으로, 화소의 개구율을 크게할수 있다.

또, 게이트·소스사이용량Cgs, 유지용량소자 Cadd, 액정용량Cpix, 소스·드레인용량Cds1 및 화소전극드 레인신호선사이용량Cds2를 조합해서 조정하면, 더욱더 넓은 다미내믹레인지에서 화소전극의 전위저하성 분 Δ V를 조절할 수 있다.

또한, 유지용량소자Cadd, 액정용량Cpix, 소스 드레인용량Cds1 또는 화소전국드레인신호선사이용량Cds2에 의해, 화소전국의 전위저하성분 ΔV 를 조절하는 경우는, 그들 용량이 식 1의 분모를 구성하고 있는 것으로부터 명백한 바와 같이, 주사신호구동파형의 변형이 커지는 증단쪽의 화소(c)에서 그들 용량을 작게하고, 주사신호구동파형의 변형이 적은 입력단자쪽의 화소(a)에서 그들 용량을 크게하면 된다.

또,게이트 소스사이용량Css를 조절하는 방법은 반도체층AS의 게이트신호선GL과의 중첩면적을 조절하는 것에 한하는 것은 아니고,도 10에 표시한 바와 같이,게이트신호선GL에 대한 소스전국S이의 오버탭영역 의 상기 게이트신호선GL에 도시한 바와 같은 돌기부GLP를 뻗어있게 해서 구성하고,이 돌기부GLP의 면적 을 게이트신호선GL의 입력단자쪽에서 작게 종단쪽에서 크게 형성하도록 해도 마찬가지의 효과를 얻을 수 있게 된다.

또, 도 11에 표시한 바와 같이, 게이트신호선에에 대한 소스전국SD1의 오버랩영역을 상기 게이트신호선에의 폭방향의 길이를 바꿈으로써 다르게되도록 해도 되는 것은 말할 것도 없다.

즉, 게이트신호선에을 따라서 배열되는 각 화소영역을, 서로 인접하는 복수의 화소영역마다 그룹화하고, 이 각 그룹화된 화소영역의 게이트신호선에을 그 입력단자쪽으로부터 종단쪽에 걸쳐서 순차폭을 넓히는 (소스전국SDI의 화소전국ITOI과 접속되는 쪽의 폭을 넓히는)구성으로 되어 있다.

또, 도 12, 도 13 및 도 14에 표시한, 유지용량Cadd에 축적용량방식을 채용하고 있는 액정표시장치의 경우는, 화소전국|TOI과 용량선다의 중첩면적을 입력단자쪽으로부터 종단쪽에 걸쳐서 순차폭을 넓히는 구성으로 하는 것에 의해서도, 화소전국의 전위저하성분 ΔV 를 조절할 수 있다. 도 13 및 도 14에 표시한실시예에서는, 용량선다의 폭|V|3를 조절함으로써, 전위저하성분 ΔV 2를 조절하고 있다.

축적용량방식의 액정표시장치는 게이트신호선에의 분포용량이 적음으로, 주사신호생의 파형변형의 영향을 저게할 수 있는 특징을 가진다. 그러나 축적용량방식의 액정표시장치에서도, 상기의 실시예와 같이 게이트 소스사이용량Gss나 유지용량Gsdd를 조절해서, 압력단자족과 중단족의 전위저하성분GV의 차를 작게함으로써, 주사신호생의 파형변형의 영향을 모두 없앨 수 있음으로, 최대급의 표시화면을 가진 액정표시장치를 실현할 수 있다.

또, 게이트신호선6L에 입력한 신호파형의 변형은, 입력 단(端)에서부터 종단으로 감에 따라서, 단조롭게 종가한다.

따라서, 게이트신호선에의 중앙부분에 대용하는 화소전국ITO의 전압의 포지티브방향으로의 시프트량은, 게이트신호선에의 입력단에 대용하는 화소전국ITO보다도 많고, 게이트신호선에의 종단에 대용하는 화소 전국ITO보다 적다.

그러므로, 게이트신호선에의 중앙부분에 접속되는 박막트랜지스터TFT의 게이트전국과 소스전국SD1사이의 용량Cgs를, 게미트신호선에의 입력단에 접속되는 박막트랜지스터TFT의 용량Cgs보다 크게, 게이트신호선에의 중단에 접속되는 박막트랜지스터TFT의 용량Cgs보다 작게함으로써, 입력단 및 중단의 화소전국ITO와 중앙부의 화소전국ITO에 다이브하는 게이트신호의 누설성분을 균일하게 할 수 있고, 최적 의 공통전극전압도 입력단 및 중단의 화소와 중앙부의 화소에서 달라지는 일이 없고, 표시영역의 중앙부 에서 플리커가 발생하는 일이 없다.

또한, 여기서 게이트신호선의 입력단 및 증단의 화소전국ITOI은 표시에 기여하는 화소전국ITOI에 의해 의론하고 있으며, 표시에 기여하지 않는 화소전국ITOI은 제외해서 생각하는 것이 타당하다는 것은, 그들 이 플리커와 무관계인 것 때문에 말할것도 없다.

그러나, 게이트신호선의 입력단 및 증단의 화소전극IT01에서, 차광되어 있는 화소전극IT01에 대용하는 화소에도, 입력단촉의 박막트랜지스터IT1의 용량Cgs보다도 증단쪽의 박막트랜지스터IFT의 용량Cgs를 크 게 하는 구성을 채용함으로써, 액정에 직류성분이 가해지는 일이 없고, 액정의 수명을 향상시키는 효과 를 미룰 수 있다.

본 실시예에서는, 게이트신호선에에 입력되는 주사신호의 파형변형에 의한 플리커방지대책 및 노광장치의 광학계의 변형등에 의한 소스전극SD1의 위치편차에 의한 플리커방지대책을 실시한 액정표시장치를 설명한 것이나, 이들 각 방지대책중 어느한쪽을 실시하도록 구성해도 되는 것은 말할 것도 없다.

그러나, 소스전극SD1의 위치편차에 의한 플리커방지대책을 실시한 액정표시장치에, 게이트신호선데에 입

력되는 주사신호의 파형변형에 의한 즐리커방지대책을 행함으로써, 화소전극의 전위저하성분ΔV를 높은 정밀도로 조절할 수 있머, 표시영역을 최대급까지 확대해도, 액정표시패널의 구동마진(특히 공통전극전 압Vcom의 마진)을 충분히 확보할 수 있다.

투명기판SUB1의 제조방법

다음에, 도 3에 표시한 액정표시장치의 제 1의 투명절면기판(박막트랜지스터기판)SUB1쪽의 제조방법에 대해서,도 19~도 21을 참조해서 설명한다. 또한, 등 도면에 있어서, 중앙의 문자는 공정명의 약칭이며, 좌촉은 박막트랜지스터IFT(IV-IV절단선), 우측은 유지용량Cadd(기-기절단선)의 단면형상에서 본 가공의 호름을 표시한다. 공정B 및 D를 제외하고, 공정A~6의 공정은, 각 사진(photo)처리에 대응해서 구분한 것으로서, 각 공정의 어느 절단도도 포토처리후의 가공이 끝나고, 포토레지스트를 제거한 단계를 표시하고 있다. 또한, 상기 사진(photo)처리란 본 설명에서는 포토레지스트의 도포로부터 마스크를 사용한 선택노광을 거쳐서, 그것을 현상할때까지의 일련의 작업을 표시하는 것으로하고, 반복되는 설명은 피한다. 이하 구분된 공정에 따라서 설명한다.

7059유리(상품명)로 이루어진 제 1의 투명절연기판SUB1의 양면에 산화실리콘막SIO를 딥(dip)처리에 의해 형성한 후, 500℃, 60분간의 베미킹을 행한다. 또한, OI SIO막은 투명절연막SUB1의 표면요혈(凹凸)을 완화하기 위하며 형성하나, 요혈이 적은 경우, 생략할 수 있는 공정이다. 막두베가 2800초의 AI-Ta, AI-Ti-Ta, AI-Pd등으로 미루머진 제 1도전막91을 스퍼터링에 의해 형성한다. 포토처리후, 인산과 질산과 빙초산과의 혼산액에 의해 제 1도전막91을 선택적으로 에칭한다.

레지스트직묘(直播)후(상기한 양극산화패턴형성후), 3%타르타르산을 암모니아에 의해 마6.25± 0.05로 조정한 용액을 에틸렌골리콜액에 의해 1:9로 희석한 액으로 이루어진 양극(陽極)산화액속에 기판SUB1을 침지하고, 화성전류밀도가 0.5mA/cm가 되도록 조정한다(정전류화성). 다음에, 소정의 A1203막두께를 얻는데 필요한 화성전압125V에 도달할때까지 양극산화(양극화성)를 행한다. 그후, 이 상태에서 수 10분 유지하는 것이 바람직하다(정전압화성). 이것은 균일한 A1203막을 얻는데 있어서 중요한 일이다. 그것에 의해서, 도전막임이 양극산화되고, 주사신호선(게이트라인)에의 및 측면에 자기정합적(自己整合 的)으로 막두께가 1800Å의 양극산화AOF막가 형성되어, 박막트랜지스터TFT의 게이트절연막의 일부가 된

막두께가 1400℃의 ITO막으로 미루어진 도전막ITO를 스퍼터링에 의해 형성한다. 포토처리후, 에칭액으로서 염산과 질산의 혼산액에 의해 도전막ITO를 선택적으로 에칭함으로써, 유지용량Cadd의 한쪽의 전국및 투명화소전국ITO를 형성한다.

플라즈마CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서, 막두께 2000Å의 질화Si막을 형성하고, 플라즈마CVD장치에 실란가스, 수소가스를 도입해서, 막두께가 2000Å의 i비정질Si막을 형성한 후, 플라즈마CVD장치에 수소가스, 포스핀가스를 도입해서 막두께가 300Å의 N+형의 비정질Si막 d0을 형성하다. 이 성막은 동일한 CVD장치에 의해 반응실을 바꾸어 연속해서 행한다.

포토처리후, 드라이에청가스로서 SF6, BCI을 사용해서 N+형 비정질Si막 dO, i형 비정질Si막 AS를 메칭한다. 계속해서, SF6을 사용해서 질화Si막 GI를 메칭한다. 물론, SF6가스로 N+형 비정질Si막 dO, i형 비정질Si막 AS 및 질화Si막 GI를 연속해서 메칭해도 된다.

이와 같이 3층의 CVD막을 SF6을 주성분으로 하는 가스로 연속적으로 에청합으로써, i 형 비정질Si막 AS 및 질화Si막 GI의 측벽을 테이퍼형상으로 가공할 수 있다. 상기 테이퍼형상 때문에, 그 상부에 소스전극SDI이 형성되었을 경우도 단선의 확률은 현저하게 저감된다. N+형 비정질Si막 dO의 테이퍼각도는 90°에 가까우나, 두께 300Å로 얇기 때문에,이 단차에서의 단선의 확률은 매우 작다. 따라서, N+형 비정질Si막 dO, i 형 비정질Si막 AS, 질화Si막 GI의 평면패턴은 엄밀하게는 동일 패턴은 아니고, 단면이 순(順)데이퍼형상으로 되기 때문에, N+형 비정질Si막dO, i 형 비정질Si막 GI의 순으로 큰 급단이 되다 패턴이 된다.

막두jm가 600Å의 Cr로 이루어진 제 1도전막d1을 스퍼터링에 의해 형성한다. 포토처리후,제 1도전막d1을 질산제2세륨암모늄용액에 의해 에칭하여,드레인신호선DL,소스전극SD1,드레인전극SD2를

여기서 본 실시예에서는, 공정E에 표시한 바와 같이, N+형 비정질Si막 dO, i 형 비정질Si막 AS, 질화Si막 BI가 순테이퍼로 되어 있기 때문에, 소스전극SDI을 제 1도전막dI만으로 형성해도 소스전류SDIOI 단선 되는 일이 없다.

다음에, 드라이에청장치에 SF6, BCI를 도입해서 N+형 비정질Si막 40를 메청함으로써, 소스와 드레인사이 의 N+형 반도체막60를 선택적으로 제거한다.

플라즈마CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서, 막두께가 0.6㎞의 질화Si막을 형성한다. 포토처리후, 드라이에청가스로서 SF6을 사용해서 에청합으로써, 보호막PSV1을 형성한다. 보호막으로서는 CVD에 의해 형성한 SiN막뿐만 OH니라, 유기재료를 사용한 것도 사용할 수 있다.

포토마스크의 설계

제 1의 기판SUB1의 각층의 패턴은 포토리소그래피에 의해 형성된다.

도 22(a)는 패턴형성방법의 일예를 표시한 도면이다.

MSK1은 기판에 전사하기 위한 패턴PAT가 형성된 포토마스크이다. MSK1은 1개이고, 액정표시패널의 ¹총 의 전체패턴이 형성되어 있다.

SUB1은 주면(主面)에 포토레지스트가 도포된 기판이다. 도 22(a)의 예에서는, 1개의 기판SUB1에 1개의 액정표시패널의 패턴을 형성하는 예를 표시하고 있다. 그러나 1개의 모(母)유리기판에 복수의 액정표 시패널의 패턴을 형성해도 된다.

포토마스크에는 얼라인먼트마크ALM이 형성되고, 기판에 형성한 얼라민먼트마크ALM'와 포토마스크의 얼라 인먼트마크ALM을 맞춤으로써, 제 1의 기판SUB1의 각층사이의 맞춤을 행한다.

수은등 등의 광원LIT에서 발생한 자외선등의 광은, 렌즈광학계LEN에서 균일한 면광원으로 가공되어, 반 사경MR에 보내진다.

반사경MIR에 보내진, 광은 슬릿SLT를 향해서 반사되고, 슬릿SLT를 통과한 광은 선형상의 광으로되어 포 토마스크MSK1을 비춘다.

포토마스크MSK1을 통과한 선형상의 광은 기판SUB1위에 닿아 포토레지스트를 감광시킨다.

이때, 광이 닿는 e의 부분만 포토마스크MSK1의 패턴PAT가 기판SUB1위에 전시된다.

도 22(a)의 화살표시로 표시한 방향으로, 기판 및 포토마스크에 대해서, 슬릿SLTL나 반사경MIR를 상대적으로 미동시킴으로써, 포토마스크MSK1의 패턴PAT가 기판SUB1의 패턴PAT로서 전사된다.

도 22(b)는 도 22(a)에 표시한 방법에서 사용하는 포토마스크MSK1의 패턴PAT의 예를 표시한 것이다.

도 9에 표시한 실시예를 근거로 설명하면, 도 22(b)에 표시한 포토마스크MSK1은 반도체총AS의 패턴이 형성되어 있다.

게미트신호선6L의 뻗더있는 방향은 x라고 하면, 도 22(b)의 a는 입력단자쪽의 반도체총AS, b는 증단쪽의 반도체총AS의 패턴을 표시하고 있다. 도 22(b)의 I부분은, 앞서 설명한, 게미트·소스사이용량Cgs를 조절하기 위한 패턴이다.

도 22(a), 도 22(b)에 표시한, 1개의 포토마스크MSKI에 액정표시패널의 1개총의 전체패턴을 형성하고, 기판SUBI의 소망의 총(예를 들면 반도체총AS)을 패턴형성하는 방법에 의하면, 동일 노광조건에 의해, 입 력단자족과, 증단쪽의 패턴을 형성할 수 있음으로, 화소전극의 전위저하성분△Y를 조절하기 위한 패턴Ⅰ 를 높은 정밀도로 형성할 수 있다.

따라서, 전위저하성분△V를 정밀도좋게 제어할 수 있음으로, 액정표시패널을 구동할때의 마진(특히 공통 전극전압Vcom의 마진)이 향상된다.

또한, 도 22(a)에 표시한 바와 같이, 기판SUB1위의 패턴PAT'의 형성에는, 반사경에R이나 슬릿SLT를 이동 시켜서 노광하고 있음으로, 기계적인 부분의 정밀도에 의해, 기판위의 패턴PAT'에 변형이 발생하는 일이

그러나, 도 1, 도 7(a)~도 7(d) 및 도 8에서 표시한, 소스전극SD1의 뻗어있는 방향으로 직교하는 폭 WD의 길이가 상기 채널폭W보다 작게 형성하는 구성으로 함으로써, 소스전극SD1과 게이트신호선에의 맞춤 편차에 의한 게이트·소스사이용량Cgs의 변동이 적어지기 때문에, 노광공정의 변형의 영향을 작게할 수 있다.

도 23(a)는 제 1의 기판SUB1에 패턴을 형성하는 방법의 다른예를 표시한 것이다.

도 22(a)와 다른점은, 기판 SUB1위의 패턴PAT'를 복수의 블록패턴PAT, PAT, PAT, PAT, 으로 나누고, 각 블록마다 1매의 포토마스크MSK, MSK., MSK., MSK, MSK,

도 23(b)는, 도 23(a)에 표시한 방법에서 사용하는 복수의 포토마스크MSK, MSK., MSK., MSK., MSK.의 패턴의 예를 표시한 것이다.

도 9에 표시한 실시예를 근거로 설명하면, 도 23(b)는 반도체총AS의 포토마스크의 예를 표시하고 있다. 게이트신호션GL의 뻗어있는 방향은 x라고 하면, 포토마스크MSK, MSK,는 입력단자쪽, 포토마스크MSK,, MSK,,은 증단쪽의 포토마스크를 표시하고 있다. 또, 도 23(b)에 표시한 a는 입력단자쪽의 반도체총AS의 패턴, b는 증단쪽의 반도체총AS의 패턴을 표시하고 있다. 도 23(b)의 I의 부분은 앞서 설명한 게이트 소스사이용량Cgs를 조절하기 위한 패턴이다.

그외에, 특별히 설명하지 않는 점은 앞서 설명한 도 22(a), 도 22(b)에 표시한 실시예와 동일하다.

도 23(a)에 표시한 실시예에 의하면, 하나의 액정표시장치의 1개의 총의 패턴PAT'를 복수의 포토마스크MSK, MSK., MSK., MSK.,에 의해 형성함으로, 표시화면이 큰 액정표시장치를 제작할 수 있다.

그러나 도 23(a)에 표시한 실시예에서는, 입력단자쪽과 증단쪽에서, 전위저하성분 ΔY 를 조절하는 패턴 I를, 다른 포토마스크에 의해 형성한 필요가 있음으로, 높은 정밀도로 전위저하성분 ΔY 를 조절하는 일미 곤란하다.

또, 도 23(a)에 표시한 실시예에서는, 기판SUB1의 각 블록패턴PAT.', PAT...', PAT...', PAT...', VOI의 경계

영역에서는, 복수회 중첩해서 노광되기 때문에, 패턴이 다른부분에 비해 가늠게 된다.

따라서, 복수회 노광하는 부분을 회피한 부분에, 전위저하성분 ΔV를 조절하는 패턴 l를 형성할 필요가 있다.

이에 대하여, 도 22(a)에 표시한 실시예는, l매의 포토마스크MSKI에 의해 액정표시장치의 1개의 총의 전 체패턴PAT'를 형성함으로, 경계영역이 없고, 전위저하성분 ΔV 를 조절하는 패턴I를 형성하기 위한 제약이 적다.

그러나, 최대급의 표시영역을 가진 액정표시장치를 제조하는 경우에는, 전위저하성분△Y를 조절하는 패 턴I의 정밀도를 고려하지 않으면, 도 23(a)에 표시한 실시예의 쪽이 적합하다.

상기한 도 22(a), 도 22(b) 또는 도 23(a), 도 23(b)에 표시한 패턴의 형성방법은, 반도체총AS에, 전위 저하성분 ΔV 를 조절하는 패턴1를 형성한 예를 표시하고 있으나, 그외의 총에 전위저하성분 ΔV 를 조절하는 패턴1를 형성해도 된다.

예를 들면, 도 10, 도 11에 표시한 실시예에 있어서는, 게이트신호선ቢ을 형성하는 공정(제 1포토)의 포 토마스크에, 도 22(a), 도 22(b) 또는 도 23(a), 도 23(b)에 표시한 패턴의 형성방법을 사용해도 된다. 또 소스전극SD1을 형성하는 공정(제 4포토)에서 사용하는 포토마스크에, 도 22(a), 도 22(b) 또는 도 23(a), 도 23(b)에 표시한 패턴의 형성방법을 사용해도 된다.

게이트신호선에을 양단부에서 구동하는 경우

도 24는, 주시신호선구동파형\G의 파형변형을 저김하기 위하며, 게미트신호선데의 좌우양단부에 주사신호선구동회로부(104)를 형성한 예의, 액정표시장치의 등가회로이다. 도 24에 표시한 구성의 액정표시장치에서는, 게이트신호선데의 종단부는 존재하지 않는다.

그러나 도 24에 표시한 구성의 액정표시장치에서도, 2개의 주사신호선구동회로부(104)로부터 먼 중앙부의 화소B의 주사신호VG의 파형변형은, 2개의 주사신호선구동회로부(104)에 가까운 쪽의 화소A, C의 주사신호VB의 파형변형보다도, 크다.

따라서 도 24에 표시한 양쪽구동의 액정표시장치에서도, 입력단자로부터 면쪽의 화소8의 게이트·소스사 이용량Css를, 입력단자에 가까운 쪽의 화소A, C의 게이트·소스사이용량Css보다도, 크게함으로써, 주사신호VG의 파형변형에 의한 화소전극의 전위저하성분 Δ V의 차를 작게할 수 있다.

구체적인 게이트·소스사이용량Cgs의 조절방법은, 도 9, 도 10, 도 11에 표시한 실시예와 같다.

또한, 도 24에 표시한 양쪽구동의 액정표시장치에서도, 화소전국의 전위저하성분 Δ V의 차를 작게하는 방법은, 게이트·소스사이용량 C_{SS} 를 조절하는 것에 한하지 않고, 유지용량 C_{SS} 에서 액정용량 C_{P} ix, 소스·드레인사이용량 C_{SS} 이어도 된다.

또, 본 실시예에서는 게이트진국형성, 게이트절연막형성, 반도체총형성, 소스 \cdot 드레인전국형성의 순서로 형성하는 역스태거구조의 박막트랜지스터 IFT 를 표시하였다.

그러나, 본 발명은 역스태거구조의 박막크랜지스터TFT를 사용한 액정표시장치에 한정되는 것은 아니며, 반도체층위에 게이트절연막을 개재해서 게이트전국을 형성하는 포지티브스태거구조의 박막트랜지스터TFT를 사용하는 액정표시장치에 본 발명을 적용해도 된다.

또, 본 발명은, 소위 세로전계방식의 액정표시장치를 일실시예로서 설명한 것이다. 그러나, 한쪽의 투명기판의 액정쪽의 면에 서로 대합하는 1쌍의 전국을 형성하고, 미들 각 전국의 사미에 상기 투명기판과 평행으로 전계를 발생시키는 가로전계방식(In Plain Switching방식)의 경무에도 완전히 사정이 동일함으로, 이 가로전계방식의 액정표시장치에도 적용할 수 있다.

도 25는 본 발명을 적용한 가로전계방식의 액티브매트릭스방식컬러액정표시장치의 일화소와 그 주변을 표시한 평면도이다.

도 26은 도 25의 3-3절단선에 있어서의 단면을 표시한 도면이다. 도 25, 도 26에 표시한 바와 같이, 액정총LC를 기준으로해서 하부투명유리기판SUB1쪽에는 박막트랜지스터TFT, 축적용량Cstg, 화소전극PX 및 대향전극COM2가 형성되고, 상부투명유리기판SUB2쪽에는 컬러필터FIL, 차광용 블랙매트릭스패턴BM이 형성되어 있다.

또, 투명유리기판SUB1, SUB2의 각각의 만쪽(액정LC쪽)의 표면에는, 액정의 초기배향을 제어하는 배향막ORI1, ORI2가 형성되어 있으며, 투명유리기판SUB1, SUB2의 각각의 바깥쪽표면에는, 편광축이 직교 해서 배치된 (크로스니콜배치)편광판이 형성되어 있다.

도 25에 표시한 바와 같이, 각 화소는 게이트신호선(주사신호선 또는 수평신호선)입과, 대향진압신호선(공통전극배선)COM1과, 인접하는 2개의 드레인신호선(영상신호선 또는 수직신호선)미과의 교차영역내(4개의 신호선에 의해 둘러싸인 영역내)에 배치되어 있다. 각 화소는 박막트랜지스터TFT, 축적용량Cstg, 화소전극PX 및 대향전국COM2를 포함한다. 게이트신호선데, 대향전압신호선COM1은 도면 에서는 좌우방향으로 뻗더있고, 상하방향으로 복수개 배치되어 있다. 드레인신호선대은 상하방향으로 뻗어있고, 좌우방향으로 복수개 배치되어 있다. 화소전극PX는 박막트랜지스터TFT와 접속되고, 대향전국COM2는 대향전압신호선COM1과 일체로 되어 있다.

드레인신호선마을 따라서 상하로 인접하는 2화소에서는, 도 25의 A선에서 접어 구부렸을 때, 평면구성이 맞포개지는 구성으로 되어 있다. 이것은 대향전압신호선COMI을 드레인신호선마을 따라서 상하로 인접 하는 2화소에 의해 공통화하고, 대향전압신호선COMI의 전극폭을 확대함으로써, 대향전압신호선COMI의 저 항을 저감하기 위해서미다. 이에 의해, 외부회로로부터 좌우방향의 각화소의 대향전극COM2에 대향전압 을 충분히 공급하는 일이 용이하게 된다.

화소전극PX와 대향전극COM2는 서로 대향하고, 각 화소전극PX와 대향전극COM2와의 사이의 전계에 의해 액정LC의 광학적인 상태를 제어하며, 표시를 제어한다. 화소전극COM2는 빗살형상으로 구성되며, 각각, 도면의 상하방향으로 가늘고 긴 전극으로 되어 있다.

게이트신호선없은 증단쪽의 화소의 게이트전극GT에 총분히 주사전압이 인가하는 만큼의 저항치를 만족하도록 전극폭율 설정한다. 또, 대향전압신호선COM1도 증단쪽의 화소의 대향전국COM2에 총분히 대향전압 이 인가되는 만큼의 저항치를 만족하도록 전극폭을 설정한다.

도 25에 있어서, 부호I로 표시한 부분이, 화소전극의 전위저하성분△Y를 조절하는 부분이다. 부호I로 표시한 부분은 화소전극Px와 일체로 형성되어 있으며, 게이트신호선6L과 절연막6I를 개재해서 중첩시킴 으로써, 게이트·소스사이용량Cgs를 구성하고 있다.

따라서 도 25에 표시한 실시예에서는, 게이트·소스사이용량조절패턴 I와 게이트신호선데이 중첩되는 부분의 면적을, 입력단자에 가까운쪽의 화소에서 작게하고, 입력단자로부터 먼쪽의 화소에서 크게함으로 써, 화소전국의 전위저하성분 Δ V의 화소사이의 차를 적게하고 있다.

가로전계방식의 액정표시장치는 시각(視角)특성이 넓은 특징이 있다. 따라서 표시영역이 큰 액정표시 장치에, 가로전계방식을 채용함으로써, 시각특성이 좁기 때문에 화면의 일부가 보이지않게 된다고 하는 중래의 문제를 해결할 수 있다.

따라서 가로전계방식의 액정표시장치에 본 발명을 적용함으로써, 게이트신호선데이 길게된 것으로 말미 마믄 구동파형의 변형의 영향을 적게함 수 있음으로, 최대급의 표시영역을 가진 액정표시장치를 실현할 수 있다.

가로전계방식의 액정표시장치에 있어서도, 화소전국의 전위저하성분 ΔV 를 조절하는 방법은 게이트·소스사이용량Css를 조절하는 방법에 한하지 않고, 유지용량Cadd, 액정용량Cpix, 소스·드레인사이용량Cds1또는 화소전국드레인신호선사이용량Cds2를 조절하는 것이어도 된다.

다음에, 게이트·소스사이용량Cgs를 조절하는 다른 실시예를 도 27(a) 및 도 27(b)에 표시한다.

도 27(a) 및 도 27(b)는 도 3에 표시한 화소의 평면도의, 박막트랜지스터TFT부근의 부분을 표시한 도면이다. 도 27(a) 및 도 27(b)에 기재가 없는 부분의 구성은 도 3에 표시한 화소의 구성과 동일하다.

도 27(a)는 입력단자쪽의 화소의 박막트랜지스터TFT, 도 27(b)는 입력단자로부터 먼쪽의 박막트랜지스터TFT의 구성을 표시한다.

본 실시예에서는 박막트랜지스터TFT의 채널길이♪ 의 방향을 게이트신호선GL이 뻗어있는 방향과 수직으로 배치되어 있다.

본 실시예에서는, 반도체층AS에 형성한 조절패턴!1과, 소스전극SD1에 형성한 조절패턴!2의 2개의 부분에 서, 게이트·소스사이용량Cgs를 조절하여, 화소전극의 전위저하성분스Y의 화소사이의 차를 적게하고 있 다. 따라서 본 실시예에서는, 좁은 영역에 조절패턴!1 및 조절패턴!2를 형성할 수 있음으로, 화소의 개구율을 향상시킬 수 있다.

또 도 27(a) 및 도 27(b)에 표시한 바와 같이, 본 실시예에서는 소스전극SD1에 형성한 조절패턴(12)을, 박막트랜지스터TFT의 채널길이! 및 채널폭W를 규정하는 부분으로부터 떨어지게해서 형성하고 있음으로, 소스전극SD1에 조절패턴12를 형성한 일로 인해, 박막트랜지스터TFT의 구동능력이 변화하는 일도 없다.

도 28(a) 및 도 28(b)는 게이트·소스사이용량Cgs를 조절하는 다른 실시예를 표시한다.

도 28(a) 및 도 28(b)도 도 3에 표시한 화소의 평면도의, 박막트랜지스터TFT부근의 부분을 표시한 도면 이다. 도 28(a) 및 도 28(b)에 기재가 없는 부분의 구성은 도 3에 표시한 화소의 구성과 동일하다.

도 28(a)는 입력단자쪽의 화소의 박막트랜지스터TFT, 도 28(b)는 입력단자로부터 면쪽의 박막트랜지스터TFT의 구성을 표시한다.

본 실시예에서는 박막트랜지스터TFT의 게이트전국GT를 게이트신호선GL로부터 분기해서 형성하고 있다.

본 실시예에서는, 박막트랜지스터TFT의 게이트전극GT의, 소스전극SDI과 중첩되는 부분에, 노치패턴I3을 형성해서 게이트 소스사이용량Css를 조점하며, 화소전극의 전위저하성분 Δ V의 화소사이의 차를 적게하고 있다. 따라서 본 실시예에서는, 차광성금속막으로 이루어진 게이트전극GT에 돌기를 형성하는 경우 와 달라, 개구율을 희생시키는 일이 없다.

도 28(a) 및 도 28(b)에 표시한 게미트전국GT에 형성한 노치패턴13에 의해, 주사신호의 파형변형에 의한 화소전국의 전위저하성분 Δ V의 차를 작게하기 위해서는, 입력단자에 가까운 화소일수록 노치패턴13의 노치량을 많게하면 된다.

또 도 28(a) 및 도 28(b)에 표시한 본 실시예에서도, 게이트전국GT에 형성한 조절패턴13을, 박막트랜지스터TFT의 채널길이a 및 채널폭w를 규정하는 부분으로부터 떨어지게해서 형성하고 있음으로, 게이트전국GT에 조절패턴13을 형성한 일로인해 박막트랜지스터TFT의 구동능력이 변화되는 일은 없다.

다음에, 화소의 개구율을 높게한 액정표시장치에, 주사신호의 파형변형에 의한 화소전극의 전위저하성분

△V의 차를 작게하는 대책을 실시한 실시예를 설명한다.

보호막PSV1의 위에 화소전극ITOI이 형성되어 있다.

화소명역의 구성

도 29(a)는, 본 실시예의 도 2의 점선테두리A에 대용하는 화소영역의 구체적인 구성을 표시한 평면도이 다.

또한, 도 29(a)의 |V-|V|선에 있머서의 단면도를 도 30에, |V-|V|선에 있머서의 단면도를 도 31에, |V|-|V|선에 있머서의 단면도를 도 32에 표시하고 있다.

액정표시패널은 도 30에 표시한 바와 같이, 액정LC를 기준으로 제 1의 투명기판SUB1쪽에는 박막트랜지스 터TFT 및 화소전국ITO1이 형성되고, 제 2의 투명기판SUB2쪽에는 컬러필터FIL, 블랙매트릭스패턴(제 1의 차광막)BMI이 형성되어 있다.

도 30에 있어서, POL1은 제 1기판에 형성되는 제 1편광판, POL2는 제 2기판에 형성되는 제 2편광판미 다

먼저, 유리등으로 미루어진 제 1의 투명기판SUB1의 액정쪽에, 그 x방향으로 뻗어있고 y방향으로 병설되는 게미트신호선GL이 형성되어 있다.

이 게이트신호선에는, 크롬, 몰리브덴, 크롬과 몰리브덴의 합금, 알루미늄, 탄탈 또는 티탄등으로 이루 어진 도전층g1에 의해 구성되어 있다. 또 게이트신호선에의 배선저항을 저하시키기 위하여, 상기한 도 전막의 적층막을 사용해서 게이트신호선에를 구성해도 된다. 또 게이트신호선에에 알루미늄을 사용하 는 경우는, 힐억(hill-ock)이나 위스커(whisker)등의 돌기를 없애기 위하며, 탄탈, 티탄 또는 니오븀 등 의 금속을 소량 첨가한 합금을 사용해도 된다.

그리고, 이 게이트신호선에과 후술하는 드레인신호선에에 의해 둘러싸이는 화소영역의 대부분에는, 투명 도전막(예를 들면 Indium-Tin-Oxide)으로 이루어진 화소전국(TO)이 형성되어 있다.

화소영역의 도면 좌촉마래쪽의 게이트신호선에 위의 일부는 박막트랜지스터 TFT의 형성영역으로 되머 있다. 박막트랜지스터TFT는, 예를 틀면 SiN로 미루어지는 게이트절연막에, i형 비정질Si로 미루어진 반도체층 AS, 불순물을 함유한 비정질Si로 미루어진 반도체층dO, 드레인전극SD2 및 소스전극SDI이 순차적총되어서 형성되어 있다.

그리고, 드레인전국SD2 및 소스전국SD1은 드레인신호선OL과 동시에 형성되도록 되어 있다.

드레인신호선미은, 도 31에 표시한 바와 같이 절연막이, 반도체층AS 및 불순물을 함유한 비정질Si로 이루어진 반도체층d0위에 형성되고, 크롬, 둘리브덴, 크롬과 모리브덴의 합금, 알루미늄, 탄탈 또는 티탄등의 도전막의 단층 또는 적층체에 의해서 형성되어 있다. 드레인신호선미의 형성영역에 반도체층 AS및 불순물을 함유한 반도체층d0를 형성하고 있는 것은, 예를 들면 드레인신호선미이 반도체층AS 및 불순물을 함유한 반도체층d0의 단차에 의한 단선을 방지하기 위해서미다.

박막트랜지스터TFT의 드레인전국SD2는 드레인신호선이고 일체로 형성되고, 또 소스전국SD1은 드레인전국SD2와 소정의 채널길이 의 분만큼 이간되머서 형성되어 있다.

소스전국SD1 및 드레인전국SD2의 위에는 절연막으로 이루어진 보호막PSY1이 형성되어 있다. 보호막PSY1은, 액정의 박막트랜지스터TFT에의 직접 접촉에 의한 특성열악화를 회피하도록 되어 있다. 보호막PSV1은 질화실리콘막 또는 폴리이미드등의 유기수지막과 같이 내습성이 좋은 막으로 이루어진다.

소스전국SD1위의 보호막PSV1에는, 소스전국SD1과 화소전국ITO1을 전기적으로 접속하기 위한 관통구멍CONT가 형성되어 있다.

또, 유지용량소자Cadd는, 도 32에 표시한 바와 같이, 게이트신호선(바막트랜지스터TFT를 구동하는 게이트신호선과 인접하는 다른 게이트신호선)요을 한쪽의 전국, 화소견국(TO1과 동시에 형성되는 도전총을 다른쪽의 전국으로하고, 그들 사이에 개재되는 절연막GI, 보호막PSV1을 유전체막으로서 구성되며 있다.

절연막GI, 보호막PSV1은, 박막트랜지스터TFT에 있어서의 그들의 형성과 동시에 형성되도록 되어 있으며, 또, 다른쪽의 전국인 도전층은 상기 화소전국ITO1과 동일에 형성되어 있다.

또, 화소전극ITD1의 표면의 전체영역에는 액정의 배향을 규제하기 위한 배향막CRII이 형성되어 있다.

본 실시예에서는, 화소전극IT01과 게이트신호선에 및 드레인신호선에의 사이에는 절면막인 보호막PSVI이 존재합으로, 화소전극IT01과 게이트신호선에 또는 화소전극IT01과 드레인신호선에이 평면적으로 중첩되었다해도 단락하는 일이 없다. 따라서 본 실시예에서는 화소전극IT01을 크게형성할 수 있음으로, 화소의 개구가 크게되는, 액정용량Cpix가 증대됨으로 유지용량Cadd를 작게할 수 있는 일을 할 수 있는 등의특징을 가진다.

유리등으로 이루어진 제 2의 투명기판SUB2의 안쪽(액정LC쪽)의 면에는, 제 1차광막BM1, 컬러필터FIL, 공 통투명전극COM 및 상부배향막ORI2가 순차 적총해서 형성되어 있다.

제 1차광막8에은, 크롬, 알루미늄등의 차광성금속막이나, 아크릴등의 수지막에 염료, 안료 또는 카본 등을 첨가한 차광성의 유기막으로 이루어진다.

공통투명전국COM은 ITO(Indium-Tin-Oxide)등의 투명도전막으로 이루어진다.

컬러필터FIL은 마크릴등의 유기수지막으로 이루어진 기재(基材)에, 염료 또는 만료를 첨가한 것으로부터 이루어진다.

또 컬러필터FIL의 염료나 안료가 액정LC를 오염시키는 것을 방지하기 위하며, 컬러필터FIL과 공통투명전

극COM의 사이에, 아크릴 등의 유기수지막으로 이루어진 컬러필터보호막을 형성해도 된다.

제 2차광막BM2

본 실시예에서는, 도 29(a), 도 31에 표시한 바와 같이, 드레인신호선마이 형성되는 제 1의투명기판SUB1위에, 차광성의 금속막으로 이루어진, 제 2차광막BM2가 형성되머 있다. 제 2차광막BM2는 게이트신호선에을 구성하는 도전막g1과 동일한 재료이고, 게이트신호선에과 동일층에 형성된다.

이 제 2차광막BM2는 평면구조위는 도 29(a)에 표시한 바와 같이 드레인신호선마을 따라서 화소전극IT이과 오버랩하고, 또한, 드레인신호선마과는 중첩하지 않도록 형성되어 있다. 한편, 단면구조적으로는도 31에 표시한 바와 같이, 제 2차광막SUB2는 드레인신호선마과 게이트절면막데에 의해서 절연분리되어 있다. 이 때문에, 제 2차광막BM2와 드레인신호선마이 단락하는 가능성은 작다. 또, 화소전극IT이과 제 2차광막BM2는 게이트절연막데 및 보호막PSVI에 의해 절연분리되어 있다.

제 2차광막BM2는, 1화소의 화소에 대한 화소전극의 투과부의 면적, 즉 개구율을 향상시켜, 표시패널의 밝기를 향상시키는 기능을 가진다. 도 28에 표시한 표시패널에 있어서, 백라이트BL은 제 1의 투명기판SUB1의 한쪽편에 설정된다. 백라이트BL은 제 2의 투명기판은 SUB2쪽에 설정해도 좋으나, 미하 에서는, 편의상 백라이트가 제 1의 투명기판SUB1쪽으로부터 조사되고, 제 2의 투명기판SUB2쪽으로부터 관찰하는 경우를 예로 표시한다. 조사광은 제 1의 투명기판SUB1을 투과하고, 제 1의 투명기판SUB1위의 차광성의 막(게이트신호선GL, 드레인신호선DL 및 제 2차광막BM2)이 형성되어 있지 않는 부분으로부터 액 정LC에 들어간다. 이 광은 제 2의 투명기판SUB2에 형성된 공통전국COM과 제 1의 투명기판SUB1에 형성 된 화소전국 ITO1사미에 인가된 전압에 의해 제어된다.

표시패널이, 화소전국ITO1에 전압을 가하면 광의 투과율이 저하하는, 노멀화이트모드에서는, 본 실시예와 같이 제 2차광막BM2가 형성되어 있지 않는 경우, 제 2의 투명기판SUB2에 형성한 제 1차광막BM1에 의해 화소전국ITO1의 주위를 넓게 덮을 필요가 있으며, 그렇지 않으면, 드레인신호선이 또는 게이트신호선이과 화소전국ITO1의 통새로부터 전압에 의해 제어할 수 없는 광이 누설되어, 표시의 콘트라스트가 저하한다. 또, 제 2의 투명기판SUB2와 제 1의 투명기판SUB1은 액정을 사이에 두고 맞펼쳐져 있으며, 맞춤마진을 크게 취할 필요가 있어, 제 1의 투명기판SUB1에 제 2차광막BM2를 형성하는 본 실시예에 비해서 개구율이 작아진다.

또, 본 실시예에서는, 제 2차광막SUB2에는, 게이트신호선에고 동일 차광성의 금속막91을 사용했으나, 광을 차단할 수 있는 것이라면 되며, 마크릴 등의 수지막에 염료, 안료 또는 카본 등을 함유시켜서 차광막으로한, 절면성의 차광막이어도 된다.

화소전극의 전위저하성분△V를 균일하게 하는 방법

도 29(a)는 입력단자쪽의 화소의 평면구조, 도 29(b)는 입력단자로부터 먼쪽(예를 들면 종단쪽)의 화소의 평면구조의 일부를 표시한다.

본 실시예도 박막트랜지스터 TFT의 채널길이! 의 방향을 게이트신호선데이 뻗어있는 방향과 수직으로 배치되어 있다.

본 실시예에서는, 화소전극IT01에, 화소전극IT01을 선택하는 게이트신호선 Ω 과 중첩되는 부분 1을 형성해서, 게이트 소스사이용량 Ω 중절하여, 화소전극의 전위저하성분 Δ V의 화소사이의 차를 적게하고 있다.

도 29(a)에 표시한 화소전국1TO1에 형성한 조절패턴14에 의해, 주사신호의 파형변형에 의한 화소전국의 전위저하성분 ΔY 의 차를 작게하기 위해서는, 입력단자로부터 먼 화소일수록 조절패턴14와 게이트신호선데이 중첩하는 면적을, 입력단자에 가까운 쪽의 화소보다도 소정량대단큼 많게 하면 된다.

본 실시예에서는, 게이트 소스사미용량Cgs를 화소마다 조절하기 위해, 화소전국IT01을, 이화소전국IT01을 선택하는 게이트신호선에과 중첩되는 부분까지 뻗어있게 해서 형성하고 있음으로, 차광성의 금속으로 이루어진 게이트신호선에 화소전국의 가장자리를 덮는 제 1차광막메1과 동일 기능을 다한다. 따라서 화소전국IT01과 게이트신호선에과의 중첩되는 부분1을 덮는 제 1차광막메1을, 화살표시로 표시한 게이트신호선에의 방향으로, 후퇴시킬 수 있어, 화소의 개구를 확대할 수 있다.

또 본 실시예에서는, 화소전국ITO1과 인접하는 화소의 게이트신호선6L과의 중첩되는 부분에 형성되는 유 지용량Cadd의 부분도, 인접하는 화소의 게이트신호선6L이 차광성의 금속으로 이루어짐으로 제 1차광막8에과 동일기능을 다한다. 따라서 제 1차광막8세을 게이트신호선6L이 노출되는 위치까지 후퇴 시킬 수 있어, 화소의 개구가 향상된다.

또 본 실시예에서는, 게이트·소스사이용량Cgs의 유전체에 보호막PSVI과 절연막61를 사용하고 있다. 보호막PSVI과 절연막61의 동일장소에 핀홀이 존재할 가능성은 극히 적음으로, 게이트·소스사이용량Cgs 를 조절하는 부분14에서, 화소전극1TD1과 게이트신호선6L이 단락하는 문제도 없다.

다음에, 게이트·소스사이용량Css를 조절하는 다른 실시예를 도 33(a) 및 도 33(b)에 표시한다.

도 33(a) 및 도 33(b)는 도 29(a)에 표시한 화소의 평면도의, 박막트랜지스터TFT부근의 부분을 표시한 도면이다. 도 33(a) 및 도 33(b)에 기재가 없는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일 하다.

도 33(a)는 입력단자쪽의 화소의 박막트랜지스터TFT, 도 33(b)는 입력단자로부터 먼쪽의 박막트랜지스터TFT의 구성을 표시한다.

본 실시예에서는 박막트랜지스터TFT의 채널의 길이 의 방향을 게이트신호선에이 뻗어있는 방향과 수직으로 배치하고 있다.

본 실시예에서는, 소스전국SD1과 중첩되는 부분의, 게이트신호선에에 형성한 조절패턴 |500 의해, 게이트 소스사이용량Cgs를 조절하여, 화소전국의 전위저하성분 ΔV 의 화소사이의 차를 적게하고 있다.

도 33(a) 및 도 33(b)에 표시한 게이트신호선에에 형성한 조절패턴 15에 의해, 주사신호의 파형변형에 의한 화소전국의 전위저하성분 ΔV의 차를 작게하기 위해서는, 입력단자로부터 먼화소일수록 조절패턴 15와 소스전국SD1의 중첩되는 면적을 많게하면 된다.

도 34(a) 및 도 34(b)는, 게이트·소스사이용량Css클 조절하는 다른 실시예를 표시한다.

도 34(a) 및 도 34(b)도 도 29(a)에 표시한 화소의 평면도의, 박막트랜지스터TFT부근의 부분을 표시한 도면미다. 도 34(a) 및 도 34(b)에 기재가 없는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일 하다.

도 34(a)는 입력단자쪽의 화소의 박막트랜지스터TFT, 도 34(b)는 입력단자로부터 먼쪽의 박막트랜지스터TFT의 구성을 표시한다.

본 실시예도 박막트랜지스터TFT의 채널의 길미2 의 방향을 게미트신호선GL이 뻗어있는 방향과 수직으로 배치하고 있다.

본 실시예에서는, 게이트신호선에에, 화소전국ITO1과 중첩되는, 조절패턴I6를 형성해서, 게이트·소스사 이용량Cgs를 조절하여, 화소전국의 전위저하성분스V의 화소사이의 차를 적게하고 있다.

도 34(a) 및 도 34(b)에 표시한 게이트신호선에에 형성한 조절패턴 I6에 의해, 주사신호의 파형변형에 의 한 화소전국의 전위저하성분 ΔV의 차를 작게하기 위해서는, 입력단자로부터 면 화소일수록 조절패턴 I6과 화소전곡ITO10I 중첩하는 면적을, 입력단자에 가까운 쪽의 화소보다도 많게 하면 된다.

도 35(a) 및 도 35(b)는, 게이트 소스사이용량Css를 조절하는 다른 실시예를 표시한다.

도 35(a) 및 도 35(B)도 도 29(a)에 표시한 화소의 평면도의, 박막트랜지스터TFT부근의 부분을 표시한 도면미다. 도 35(a) 및 도 35(b)에 기재가 없는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일 하다.

도 35(a)는 입력단자쪽의 화소의 박막트랜지스터TFT, 도 35(b)는 입력단자로부터 먼쪽의 박막트랜지스터TF1의 구성을 표시한다.

본 실시예에서는 박막트랜지스터TFT의 게이트전극GT를 게이트신호선GL로부터 분기해서 형성하고 있다.

본 실시예에서는, 박막트랜지스터TFT의 소스전국SD1의 게이트전국GT와 중첩되는 2개소의 부분에 조절패턴17및 17을 형성해서 게이트·소스사이용량Cgs를 조절하며, 화소전국의 전위저하성분 Δ V의 화소사이의 차를 적게하고 있다.

도 35(a) 및 도 35(b)에 표시한 소스전극SD1에 형성한 조절패턴|7 및 |7'에 의해, 주사신호의 파형변형에 의한 화소전극의 전위저하성분 Δ Y의 차를 작게 하기 위해서는, 입력단자로부터 면화소일수록 조절패턴|7과 |7'의 합계(total)면적을 많게하면 된다.

또,도 35(a) 및 도 35(b)에 표시한 본 실시예에서는, 반도체총AS의 폭을 소스전극SD1의 폭보다도 작게 해서, 반도체총AS의 푹에 의해 박막트랜지스터TFT의 채널폭₩을 규정하고 있다. 그리고, 게이트·소스 사이용량Cgs를 조절하는 패턴17 및 17'는 반도체총AS와 중첩되지 않는 부분에 형성하고 있음으로, 소스 전극SD1에 조절패턴17, 17'를 형성하는 것으로 인해, 박막트랜지스터TFT의 구동능력이 변화되는 일은 없다.

또 도 35(a), 도 35(b)에 표시한 실시예에서는, 게미트전극GT에 의해 반도체총AS를 차광하고, 박막트랜지스터TFT의 오동작을 방지하기 위하여, 반도체총AS를, 평면적으로, 게미트전극GT가 존재하는 영역내에만 형성하고 있다. 따라서 반도체총AS를 게미트전극GT에 의해 완전히 차광할 경우는, 소스전극SDI과게미트전극GT사미에는 반도체총AS가 없는 부분이 있어, 게미트·소스사미용량Cgs가 커지는 단점을 가진다. 그러나, 본 실시예에서는, 게미트·소스사미용량Cgs를 조절해서, 화소전극의 전위저하성분ΔV의차를 적게하고 있음으로, 반도체총AS를 게미트전극GT에 의해 완전히 차광한 일로 민한 게미트·소스사미용량Cgs이 커지는 결점을 적게할 수 있다.

도 36(a) 및 도 36(b)는, 유지용량Cadd를 조절하는 다른 실시예를 표시한다.

도 36(a) 및 도 36(b)는, 본 실시예의 화소의 평면구조를 표시한 도면이다.

도 36(a) 및 도 36(b)도 도 29(a)에 표시한 화소구조의 액정표시장치와 동일구조를 하고 있다. 따라서본 실시예에서 특별히 기재하지 않는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일하다.

도 36(a)는 입력단자쪽의 화소, 도 36(b)는 입력단자로부터 먼쪽의 화소의 구성을 표시한다.

본 실시예에서는, 화소전극ITO1과 인접하는 화소의 게이트신호선데이 중첩되는 부분의 면적을 바꾸어서, 유지용량Cadd를 조절하며, 화소전극의 전위저하성분ΔV의 화소사이의 차를 적게하고 있다.

도 36(a) 및 도 36(b)에 표시한 유지용량Cadd를 조절하고, 주사신호의 파형변형에 의한 화소전극의 전위 저하성분 Δ V의 차를 작게하기 위해서는, 입력단자에 가까운쪽의 화소보다도, 입력단자로부터 먼화소의 게이트신호선GL과 화소전극|TO1의 중첩되는 면적을, d로 표시한 소정의 양만큼 감소해서, 유지용량Cadd를 작게하면 된다.

도37(a) 및 도 37(b)는, 액정용량Cpix를 조절하는 다른 실시예를 표시한다.

도 37(a) 및 도 37(b)는, 본 실시예의 화소의 평면구조를 표시한 도면이다.

도 37(a) 및 도 37(b)도 도 29(a)에 표시한 화소구조의 액정표시장치와 동일구조를 하고 있다. 따라서 본 실시예에서 특별히 기재하지 않는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일하다.

도 37(a)는 입력단자쪽의 화소, 도 37(b)는 입력단자로부터 면쪽의 화소의 구성을 표시한다.

본 실시예에서는, 화소전국IT01의 면적을 바꾸어서, 공통전국COM과의 중첩면적을 바꾸고, 액정용량Cpix를 조절하며, 화소전국의 전위저하성분소V의 화소사이의 차를 적게하고 있다.

도 37(a) 및 도 37(b)에 표시한 화소전극1701의 면적을 바꾸어서, 주사신호의 파형변형에 의한 화소전극의 전위저하성분 ΔV 의 차를 작게하기 위해서는, 입력단자에 가까운 쪽의 화소보다도, 입력단자로부터 먼화소전극의 면적을, d에 표시한 소정의 양만큼 감소시켜서, 액정용량Cpix를 작게하면 된다.

또한 본 실시예에서는, 도 37(a), 도 37(b)에 표시한 바와 같이 화소전국|T01의 면적을 바꾸어도, 제 1 차광막해1의 개구면적은 입력단자에 가까운 화소와 입력단자로부터 먼화소에서 동일하게 하고 있다. 또 본 실시예에서는, 제 1차광막해1에 의해 덮혀진 부분의 화소전국|T01의 형상을 바꿈으로써, 화소전국 의 면적을 바꾸고, 액정용량Cpix를 조절하고 있음으로, 입력단자에 가까운 화소와 입력단자로부터 먼화 소에서 광이 통과하는 개구에 차가 없고, 휘도차를 발생하지 않는다.

도 38(a) 및 도 38(b)는, 제 2의 차광막BM2를 차광성의 금속막으로 형성하고, 제 2의 차광막BM2와 화소 전국ITOIO 중첩하는 면적을 조절하는 다른 실시예를 표시한다.

도 38(a) 및 도 38(b)는, 본 실시예의 화소의 평면구조를 표시한 도면이다.

도 38(a) 및 도 38(b)도 도 29(a)에 표시한 화소구조의 액정표시장치와 동일 구조를 하고 있다. 따라서 본 실시예에서 특별히 기재하지 않는 부분의 구성은 도 29(a)에 표시한 화소의 구성과 동일하다.

도 38(a)는 입력단자쪽의 화소, 도 38(b)는 입력단자로부터 면쪽의 화소의 구성을 표시한다.

본 실시예에서는, 제 2의 차광막BM2와 인접하는 화소의 게이트신호선데을 전기적으로 접속하고, 제 2의 차광막BM2와 화소전국IT0101 중첩하는 면적을 바꾸머서, 화소전국의 전위저하성분 Δ V의 화소사이의 차를 적게하고 있다.

본 실시예에서는, 제 2의 차광막BM2는 인접하는 화소의 게이트신호선에과 전기적으로 접속해있음으로, 제 2의 차광막BM2와 화소전극ITO1이 중첩하는 부분은 유지요량Cadd와 동일한 작용을 한다.

도 38(a) 및 도 38(b)에 표시한 제 2의 차광막8M2와 화소전국17010이 중첩하는 면적을 바꾸어서, 주사신호의 파형변형에 의한 화소전국의 전위저하성분 Δ V의 차를 작게하기 위해서는, 입력단자에 가까운쪽의 화소의 제 2의 차광막8M2와 화소전국17010이 중첩하는 면적을, 입력단자로부터 면쪽의 화소보다도, d로 표시한 소정량 만큼 중가시켜서, 유지용량Cadd를 크게하면 된다.

또 본 실시예에서는, 화소전국ITO1의 면적을 바꾸지 않고 유지용량전국(BM2)의 면적을 조절하고 있음으로, 유지용량Cadd를 바꾸어도, 액정용량Cpix가 바꾸머지는 일미 없다.

또한, 제 2의 차광막BM2와 화소전극ITD1의 중첩면적을 바꾸면, 화소의 개구가 바꿔지는 문제가 있으나, 도 38(a) 및 도 38(b)에 표시한 바와 같이, 제 2의 투명기판SUB2에 형성된 제 1의 차광막BM1에 의해 덮 혀진 영역내에서 제 2의 차광막BM2와 화소전극ITD1이 중첩되는 면적을 바꿈으로써, 화소의 개구가 바뀌는 문제를 해결할 수 있다.

또,본 실시예에서는 제 2의 차광막BM2를 게이트신호선6L에 전기적으로 접속하는 예를 표시하였으나,제 2의 차광막BM2를 전기적으로 뜬 상태에서,화소전극ITOI과의 중첩되는 면적을 바꾸머도 화소전극의 전위 저하성분소V의 차를 작게하는 것은 가능하다. 제 2의 차광막BM2를 전기적으로 뜬 상태로 했을 경우 는,화소전극ITOI과의 중첩면적을 바꾸었을 경우는,소스 드레인사이용량Cds1이나 화소전극과 드레인신 호선사이용량Cds2를 바꿀수 있다. 이 경우,입력단자에 가까운쪽의 화소일수록 제 2의 차광막BM2와 화 소전극ITOI과의 중첩되는 면적을 증대시키면 된다.

그러나 소스 드레인사이용량Cds1 및 화소전극드레인신호선사이용량Cds2를 증가시키는 것은, 화소사이의 크로스토크의 문제가 있기 때문에, 도 38(a), 도 38(b)에 표시한 바와 같이 제 2의 차광막BM2를 게이트 신호선GL에 접속하는 쪽이 바람직하다.

监督의 京康

미상 설명한 것으로부터 명백한 바와 같이, 본 발명에 의한 액정표시장치에 의하면, 플리커의 발생을 억 제할 수 있게 된다.

(57) 최구의 범위

청구항 1. 제 1절연기판위에 형성한 게이트신호선과,

상기 게이트신호선에 전기적으로 접속되어 구동전압을 출력하는 구동회로와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전극과.
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전극은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로 부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 2화소전극과 상기 게미트신호선사미의 정전용량을, 상기 제 1화소전극과 상기 게미트신호선사미의 정전용량보다도 크게한 것을 특징으로 하는 액정표시장치.
- 청구항 2. 제 1항에 있머서, 상기 제 1의 부분에서부터 제 2의 부분까지의 길미는 27cm미상인 것을 특 장으로 하는 액정표시장치.
- 청구항 3. 제 1항에 있어서, 상기 액정표시장치는, 상기 제 1절연기판과 중첩해서 형성되는 투명한 제 2절연기판과,
- 상기 제 2절면기판의 상기 제 1 및 제 2화소전극과 대향하는 위치에 형성되고, 투명한 공통전극과,
- 상기 공통전극과 상기 제 1 및 제 2화소전극의 사이에 형성되는 액정을 가진 것을 특징으로 하는 액정표 시장치.
- 청구항 4. 절면기판위에 형성한 게이트전극과, 상기 게이트전극위에 형성한 절연막과, 상기 절연막위 에 형성한 반도체총과, 상기 반도체총위에 형성한 소스전극 및 드레인전극을 가진 제 1 및 제 2박막트랜 지스터와,
- 상기 제 1박막트랜지스터의 소스전국에 전기적으로 접속하는 제 1화소전국과,
- 상기 제 2박막트랜지서의 소스전국에 전기적으로 접속하는 제 2화소전국과,
- 상기 제 1박막트런지스터의 드레인전국에 전기적으로 접속하는 제 1영상신호선과,
- 상기 제 2박막트랜지스터의 드레인전국에 전기적으로 접속하는 제 2영상신호선과,
- 상기 절연기판위에 형성한 게미트신호선과,
- 상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자를 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은, 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 단자로부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 1 및 제 2박막트랜지스터의 소스전극은, 상기 반도체층위에서 상기 드레인전극에 거리를 두고서 대항해서 형성되고,
- 상기 제 1 및 제 2박막트랜지스터의 반도체흥에, 상기 게이트전국과 중첩되는 과잉형성부분을, 상기 소스전국과 드레인전국이 대항하는 부분을 제외한 상기 소스전국 근방에 형성하고,
- 상기 제 2박막트랜지스터의 반도체총의 과잉형성부분의 면적을, 상기 제 1박막트랜지스터의 반도체총의 과잉형성부분의 면적보다도 크게한 것을 특징으로 하는 액정표시장치
- 청구항 5. 절연기판위에 형성한 게이트전국과, 상기 게이트전국위에 형성한 절연막과, 상기 절연막위에 형성한 반도체총과, 상기 반도체총위에 형성한 소스전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와.
- 상기 제 1박막트랜지스터의 소스전국에 전기적으로 접속하는 제 1화소전국과,
- 상기 제 2박막트랜지스터의 소스전국에 전기적으로 접속하는 제 2화소전국과,
- 상기 제 1박막트런지스터의 드레인전국에 전기적으로 접속하는 제 1명상신호선과,
- 상기 제 2박막트랜지스터의 드레인전국에 전기적으로 접속하는 제 2영상신호선과,
- 상기 절연기판위에 형성한 게이트신호선과,
- 상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자를 가지고,
- 상기 제 1박막트랜지스터의 게이트전극은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게미트전극은 상기 게미트신호선의 제 1의 부분보다도 상기 단자로부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 소스전국의 상기 게이트신호선과 중첩되는 부분의 면적을, 상기 제 1박막트 랜지스터의 소스전국의 상기 게이트신호선과 중첩되는 부분의 면적보다도 크게한 것을 특징으로 하는 액 정표시장치.
- 청구항 6. 제 5항에 있어서, 상기 반도체총을, 평면적으로, 상기 게이트전국이 형성되는 영역내에 형

성한 것을 특징으로 하는 액정표시장치.

청구항 7. 절연기판위에 형성한 게이트신호선과,

상기 게이트신호선에 전기적으로 접속되어 구동전압을 출력하는 구동회로와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과,
- 상기 제 2박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 2화소전극과,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트산호선의 제 1의 부분보바도 상기 구동회로회로로 부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 1 및 상기 제 2화소전극은, 상기 게이트신호선과 절연막을 개재해서 일부 중첩되고,
- 상기 제 2화소전국과 상기 게이트신호선이 중첩되는 부분의 면적을, 상기 제 1화소전국과 상기 게이트신 호선이 중첩되는 부분의 면적보다도 크게한 것을 특징으로 하는 액정표시장치.

청구항 8. 절연기판에 형성한 게이트신호선과,

상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1화소전국과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,
- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 1영상신호선과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분보다도 상기 단자로부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 2화소전극과 상기 게이트신호선사이의 정전용량을, 상기 제 1화소전극과 상기 게이트신호선사이의 정전용량보다도 크게하고,
- 상기 제 1 및 제 2박막트랜지스터의 소스전극은 상기 드레인전극에 대해서 상기 게미트전극위에서 채널 길미만큼 떨어지고, 채널폭만큼 대항해서 형성되고,
- 성기 제 1 및 제 2박막트랜지스터의 소스전극 및 드레인전극의 한쪽의 전국이 상기 화소전극과 접속되는 부분에 있어서 상기 게이트전극과 중첩되는 부분에서부터 중첩되지 않게 되는 부분사이의 폭을 상기 제 1 및 제 2박막트랜지스터의 채널폭보다도 작게 형성한 것을 특징으로 하는 액정표시장치.

청구항 9. 절연기판위에 형성한 제 1게미트신호선과,

- 상기 절연기판위에 상기 제 1게이트신호선에 인접해서 형성한 용량선과,
- 상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자와,

소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,

- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과.
- 상기 제 2박막트랜지스터의 소스전극 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전극과,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,
- 상기 제 2박막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분에 전기적으로 접속되
- 상기 제 2박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분보다도 상기 단자로부터 먼 제 2의 부분에 전기적으로 접속되고,
- 상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에서 채널 길이만큼 떨어지고, 채널폭만큼 대향해서 형성되고,

- 상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실 질동등하고,
- 상기 제 1 및 제 2화소전극은 상기 용량선과 절연막을 개재해서 일부 중첩되고,
- 상기 제 2화소전극과 상기 용량선이 중첩되는 면적을, 상기 제 1화소전극과 상기 용량선이 중첩되는 면 적보다도 작게한 것을 특징으로 하는 액정표시장치.
- 청구항 10. 절연기판위에 형성한 제 1게이트신호선과,
- 상기 절면기판위에 상기 제 1게이트신호선에 인접해서 형성한 제 2게이트신호선과,
- 상기 제 1게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력하는 구동회로와,
- 소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 1화소전국과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전극과,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과.
- 상기 제 2박막트랜지스터의 소스전극 및 드레인전극의 다른쪽에 전기적으로 접속되는 제 2명상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분에 전기적으로 접속되고.
- 상기 제 2박막트랜지스터의 게이트전국은 상기 제 1게이트신호선의 제 1의 부분보다도 상기 구동회로회 로로부터면 제 2의 부분에 전기적으로 접속되고,
- 상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에서 채널 길이만큼 떨어지고, 채널폭만큼 대향해서 형성되고,
- 상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실 질통등하고,
- 상기 제 1 및 제 2화소전극은 상기 제 2게이트신호선과 절연막을 개재해서 일부 중첩되고,
- 상기 제 2화소전극과 상기 제 2게이트산호선이 중첩되는 면적을, 상기 제 1화소전극과 상기 제 2게이트 신호선이 중첩되는 면적보다도 작게한 것을 특징으로 하는 액정표시장치.
- 청구항 11. 절면기판위에 형성한 게이트신호선과,
- 상기 게이트신호선에 전기적으로 접속되어 게이트구동전압을 출력하는 구동회로와,
- 소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,
- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 1영상신호선 과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선을 가지고,
- 상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,
- 상기 제 2박막트랜지스터의 게이트전국은, 상기 게이트신호선의 제 1의 부분보다도 상기 구동회로회로로 부터면 제 2의 부분에 전기적으로 접속되고,
- 상기 제 2화소전극과 상기 제 2영상신호선사이의 정전용량을, 상기 제 1화소전극과 상기 제 1영상신호선 사이의 정전용량보다도 크게한 것을 특징으로 하는 액정표시장치.
- 청구항 12. 제 1절연기판위에 형성한 게이트신호선과,
- 상기 게이트신호선에 전기적으로 접속되어 구동전압을 입력하기 위한 단자와,
- 소스전국, 게이트전국 및 드레인전국을 가진 제 1 및 제 2박막트랜지스터와,
- 상기 제 1박막트랜지스터의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속되는 제 1화소전극과,
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 한쪽에 전기적으로 접속되는 제 2화소전국과,
- 상기 제 1박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 ¹영상신호선 과
- 상기 제 2박막트랜지스터의 소스전국 및 드레인전국의 다른쪽에 전기적으로 접속되는 제 2영상신호선 과,
- 상기 제 1절연기판과 중첩해서 형성되는 투명한 제 2절연기판과,

상기 제 2절연기판의 상기 제 1 및 제 2화소전극과 대향하는 위치에 형성되고, 투명한 공통전극과,

상기 공통전극과 상기 제 1 및 제 2화소전극사이에 형성되는 액정과.

상기 제 2절연기판에 형성되고, 상기 제 1 및 제 2화소전극의 주위를 덮는 차광막을 가지고,

상기 제 1박막트랜지스터의 게이트전국은 상기 게이트신호선의 제 1의 부분에 전기적으로 접속되고,

상기 제 2박막트랜지스터의 게이트전극은 상기 게이트신호선의 제 1의 부분보다도 상기 단자로부터면 제 2의 부분에 전기적으로 접속되고,


상기 제 2화소전국의 상기 차광막에 의해 덮혀지는 부분의 면적을, 상기 제 1화소전국의 상기 차광막에 의해 덮혀지는 부분의 면적보다도 작게한 것을 특징으로 하는 액정표시장치.


청구항 13. 제 1항에 있어서, 상기 제 1 및 제 2박막트랜지스터의 소스전국은 상기 드레인전국에 대해서 상기 게이트전국위에서 채널길이만큼 떨어지고, 채널폭만큼 대항해서 형성되고,


상기 제 2박막트랜지스터의 채널길이 및 채널폭은 상기 제 1박막트랜지스터의 채널길이 및 채널폭과 실 징동등한 것을 특징으로 하는 액정표시장치.

도명


도图1










도 24








*도型*8
































도图14








도胜18





<u>5</u>217





































⊊ 2126







⊊828






도면30







⊊B32





£**23**3






⊊835






⊊8137



(a) (b)



Docket No. 13624

UNITED STATES PATENT AND TRADEMARK OFFICE

VERIFICATION OF A TRANSLATION

l, the below named translator, hereby declare that:

My name and post office address are as stated below;

That I am knowledgeable in the English language and in the Japanese language, and that I believe the English translation of the marked portion of the attached Japanese document is true and complete.

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

Date: April 23, 2002

Full name of the translator:

Sandra Jayne PARSONS

Signature of translator:

For and on behalf of RWS Group plc

Post Office Address:

Europa House, Marsham Way, Gerrards Cross, Buckinghamshire,

England.

Claims 1, 4 and 5 of the subject application crystal display device liquid pertain to ā characterized in that the capacity of the auxiliary capacitor reduces in accordance with the distance that it is away from the gate signal input part, but this configuration is similar to the configuration which makes the capacity smaller in a pixel of the terminal side where the drive waveform strain of the scan signal becomes large, shown in order to adjust the element for the detailed maintaining capacity disclosed in description of Korean unexamined patent application (kokai) 1999-13747 (2/25/1999). However, although there are differences in the configurations proper of the abovementioned cited capacity the elements since invention is for adjusting the capacity by adjusting the area of the part where the pixel electrode and the gate signal line overlap, the technical concept adjusting the area of the overlapping parts is the is adjudged to be a simple design same, and it modification.

Accordingly, claims 1, 4 and 5 of the subject application could easily be devised by one possessing general knowledge of said field.

[Appendix]

Appendix 1 Korean unexamined patent application (kokai) 1999-13747 1

(訳文)

意見提出通知書

2002年 2月 28日審查4局 映像機器審查担当官室審查官高 宗郁

出 願 人 : 日本電気株式会社(出願人コード:519980604474)

日本国東京都港区芝5丁目7番1号

代理人:特許法人KOREANA

ソウル江南区駅三洞824-19

出願番号 : 2000年特許出願第28439号

発明の名称:均一なフィードスルー電圧成分を有する液晶表示装置

この出願に対する審査の結果、下記のとおりの拒絶理由があり、特許法第63条の規定によりこれを通知しますので、意見がある場合又は補正が必要な場合は、2002年4月30日までに意見書又は/及び補正書を提出して下さい(上記の期間は、毎回1月ずつ延長申請することができ、別途の期間延長承認の通知は致しません)。

[理由]

この出願の特許請求の範囲第1、4、5項に記載の発明は、その出願前に、その発明の属する技術の分野における通常の知識を有する者が、下記に指摘した発明に基づいて、容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができません。

[記]

本願の請求の範囲第1、4、5項は、ゲート信号入力部からの距離が離れるに従って補助キャパシタの容量が減少することを特徴とする液晶表示装置に関するものであるが、韓国公開特許公報第1999-13747号(1999.2.25)の詳細な説明に記載された保持容量素子を調節するために、走査信号の駆動波形歪みが大きくなる終端側の画素において、容量を小さくする構成が示されており、互いに類似する構成であります。ただ、上記引用発明は、画素電極とゲート信号

特許法人 **KOREANA**

線の重なる部分の面積を調節して容量を調節しているため、容量素子の構成自体に相違点があるものの、重なる部分の面積を調節するという技術的思想が同一であるので、単なる設計変更であるものと判断されます。

従って、本願の請求の範囲第1、4、5項は、当該分野における通常の知識 を有する者であれば、引用発明に基づいて容易に発明をすることができます。

[添付]

添付1 韓国公開特許公報第1999-13747号 1部

以上

3/14

출력 일자: 2002/3/4

발송번호: 9-5-2002-006941301

발송일자 : 2002.02.28

제출기일 : 2002.04.30

수신 : 서울 강남구 역삼1동 824-19 동경빌딩

특허법인코리아나[박해선] 귀하

135-934

특허청 의견제출통지서

Yoop-1311

為見從由透知書

출원이

명칭 닛뽕덴끼 가부시끼가이샤 (출원인코드: 519980604474)

주소 일본 도오꾜도 미나또꾸 시바 5쵸메 7방 1고

대리인

명칭 특허법인코리아나 외 1 명

주소 서울 강남구 역삼1동 824-19 동경빌딩

지정된변리사 박해선

출원번호

10-2000-0028439

발명의 명칭

균일한 피드스루 전압 성분을 갖는 액정 표시 장치

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하 오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서 또는/및 보정서를 제출하여 주시기 바랍니다. (상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 제1, 4, 5항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제 29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

[아래]

본원의 청구범위 제1, 4, 5항은 게이트 신호 입력부로부터의 거리가 멀어짐에 따라 보조 커패시터의 용량이 감소하는 것을 특징으로 하는 액정표시장치에 관한 것으로서 한국 공개특허공보 제 1999-13747(19992.25)의 상세한 설명에 기재된 유지용량소자를 조절하기 위해 주사신호 구동파형의 변형이 커지는 종단쪽의 화소에서 용량을 작게하는 구성이 나타나 있어 서로 유사한 구성입니다. 단지, 상기 인용발명은 화소전극과 게이트신호선의 중첩부분의 면적을 조절하여 용량을 조절하고 있어 용량소자의 구성자체에 차이가 있으나 중첩부분의 면적을 조절한다는 기술적 사상이 동일하므로 단순한 설계변경이라고 판단됩니다.

따라서, 본원의 청구범위 제1, 4, 5항은 당해 분야에서 통상의 지식을 가진 자라면 성기 인용발명으로부터 용이하게 발명할 수 있습니다.

[첨 부]

첨부1 한국 공개특허공보 제1999-13747호 1부. 끝.

2002.02.28

특허청

심시4국

영상기기 심사담당관실

심사관 고종육

출력 일자: 2002/3/4

<< 안내>>

문의사항이 있으시면 🗗 042-481-5989 로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다. ▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터